Intel gần đây đã gây chú ý khi Giám đốc điều hành Pat Gelsinger tiết lộ Bản thử nghiệm chip thử nghiệm khả năng tương tác UCIe đầu tiên trên thế giới tại Đổi mới 2023. Chip thử nghiệm được chế tạo bằng công nghệ đóng gói tiên tiến có tên mã là Pike Creek và được sử dụng để chứng minh khả năng tương tác giữa các chiplet do Intel và Synopsys thiết kế. Thông tin chi tiết về điều này sau trong bài viết này. Thông báo này đánh dấu một cột mốc quan trọng trong hành trình hướng tới một hệ sinh thái chiplet mở và có thể tương tác, đồng thời nêu bật cam kết của tiêu chuẩn UCIe trong việc thúc đẩy cuộc cách mạng chiplet tiến lên phía trước.

Bằng chứng của UCIe InterOp

Tầm quan trọng trong thông báo của Intel nằm ở chỗ nó nhấn mạnh vào khả năng tương tác—khả năng các chiplet giao tiếp liền mạch và hiệu quả, bất kể nguồn gốc. Thông báo này đánh dấu sự ra mắt công khai của silicon hỗ trợ UCIe đang hoạt động, bao gồm IP Intel UCIe được sản xuất trên nút quy trình Intel 3 và IP Synopsys UCIe được chế tạo trên nút quy trình TSMC N3E tiên tiến. Hai chiplet này trong chip thử nghiệm Pike Creek giao tiếp thông qua cầu nối liên thông EMIB của Intel, mở ra một kỷ nguyên mới của công nghệ chiplet không đồng nhất.

Chip thử nghiệm Pike Creek đóng vai trò là minh chứng hữu hình về khả năng của UCIe, cho thấy cách các chiplet từ các nhà cung cấp khác nhau có thể hoạt động hiệu quả cùng nhau trong một hệ thống duy nhất. Intel đã công bố kế hoạch chuyển đổi từ giao diện độc quyền sang giao diện UCIe trên bộ xử lý tiêu dùng Arrow Lake thế hệ tiếp theo của mình. Điều này thể hiện cam kết của Intel trong việc thúc đẩy một hệ sinh thái mở, tiêu chuẩn hóa cho các chiplet và phù hợp với sự chuyển đổi của ngành sang UCIe.

Phông nền

Trong những năm gần đây, các công ty dẫn đầu ngành như Intel, AMD, NVIDIA và các hãng khác đã áp dụng các hệ thống nhiều khuôn dựa trên chiplet—một cách tiếp cận sáng tạo bao gồm việc tích hợp các khuôn (hoặc chiplet) nhỏ, chuyên dụng, không đồng nhất hoặc đồng nhất vào một gói duy nhất. Tuy nhiên, trọng tâm chủ yếu là các hệ thống cố định, trong đó tất cả các chiplet trong một gói đều được phát triển bởi cùng một nhà cung cấp. Tuy nhiên, cách tiếp cận này hạn chế sự đổi mới phát sinh từ việc kết hợp các chiplet chuyên dụng từ các nguồn khác nhau.

Tích hợp không đồng nhất mang lại tiềm năng cho các hệ thống linh hoạt và mạnh mẽ hơn bằng cách cho phép các chiplet từ nhiều nhà cung cấp khác nhau hoạt động liền mạch với nhau trong một hệ thống nhiều khuôn. Để khai thác triệt để tiềm năng của các hệ thống nhiều khuôn dựa trên chiplet, ngành công nghiệp nhận thấy sự cấp thiết của việc tích hợp không đồng nhất. Sự thành công của ngành công nghiệp dựa trên chiplet phụ thuộc rất nhiều vào việc khuyến khích nhiều nhà cung cấp tham gia và phát triển hệ sinh thái chiplet mở. Nhưng nếu không có giao diện chuẩn hóa cho giao tiếp giữa các chiplet với nhau, việc tích hợp các chiplet từ các nhà cung cấp khác nhau sẽ trở nên phức tạp. Khả năng tương tác (InterOp), khả năng giao tiếp liền mạch giữa các chiplet bất kể nguồn gốc của chúng, là mục tiêu trọng tâm để hiện thực hóa toàn bộ tiềm năng của việc tích hợp chiplet không đồng nhất.

Khả năng tương tác không đồng nhất là chìa khóa

Để giải quyết nhu cầu về khả năng tương tác không đồng nhất, tiêu chuẩn Universal Chiplet Interconnect Express (UCIe) đã được giới thiệu vào năm 2022 thông qua một tập đoàn. Với các thành viên quảng bá như Intel, AMD, TSMC và các thành viên khác cũng như các thành viên đóng góp như Synopsys, Amkor, Keysight và nhiều công ty khác, tập đoàn hiện có hơn 120 thành viên hùng mạnh. Được phát triển bởi những người chơi lớn trong ngành bán dẫn, tiêu chuẩn UCIe nhằm mục đích cung cấp giao diện nguồn mở cho khả năng tương tác giữa các kết nối chiplet. Bằng cách tiêu chuẩn hóa giao tiếp giữa các chiplets, UCIe không chỉ đơn giản hóa quá trình tích hợp mà còn thúc đẩy một hệ sinh thái rộng lớn hơn, nơi các chiplet từ các nhà cung cấp khác nhau có thể được tích hợp liền mạch vào một thiết kế duy nhất.

Lợi ích của UCIe

Các thành viên của tập đoàn UCIe đã đặt ra các mục tiêu về lĩnh vực và hiệu suất đầy tham vọng cho công nghệ. Bằng cách phân loại thị trường mục tiêu thành hai phạm vi rộng với kỹ thuật đóng gói 2D tiêu chuẩn và kỹ thuật 2.5D tiên tiến, UCIe mang đến sự linh hoạt trong việc đáp ứng nhu cầu đa dạng của các nhà thiết kế chip. Các kỹ thuật 2.5D nâng cao bao gồm các công nghệ như Cầu kết nối đa khuôn nhúng (EMIB) của Intel và Chip-in-Wafer-on-Substrate (CoWoS) của TSMC. Các nhà sản xuất chip có thể chọn các chiplet từ nhiều nhà thiết kế khác nhau và kết hợp chúng một cách liền mạch vào các dự án mới, giảm đáng kể công việc thiết kế và xác nhận. UCIe cho phép các nhà thiết kế và nhà sản xuất lựa chọn các chiplet dựa trên yêu cầu cụ thể của họ, tạo điều kiện cho cách tiếp cận linh hoạt và đa dạng hơn đối với thiết kế chất bán dẫn.

Về bản chất, UCIe giúp đẩy nhanh thời gian tiếp thị, giảm chi phí phát triển, thúc đẩy đổi mới, mở rộng cơ sở nhà cung cấp và nâng cao hiệu quả phát triển sản phẩm tổng thể. Hỗ trợ cho bao bì 3D đã có lộ trình.

Tổng kết

Khi ngành công nghiệp bán dẫn phát triển, ý nghĩa của UCIe rất sâu sắc. Tiêu chuẩn này không chỉ đẩy công nghệ chiplet vào kỷ nguyên tích hợp không đồng nhất mà còn mở ra cánh cửa cho làn sóng đổi mới mới. Với giao diện được tiêu chuẩn hóa sẵn có, các nhà thiết kế chip có thể tự tin kết hợp và kết hợp các chiplet, tạo ra các giải pháp phù hợp cho nhiều ứng dụng. Ví dụ, tiềm năng về cơ hội tích hợp các chiplets không đồng nhất trong thị trường ô tô là rất lớn. Hiệp hội UCIe gần đây đã công bố thông số kỹ thuật UCIe 1.1 nhằm mang lại những cải tiến có giá trị trong hệ sinh thái chiplet, mở rộng cơ chế độ tin cậy cho nhiều giao thức hơn và hỗ trợ các mô hình sử dụng rộng hơn. Các cải tiến cho việc sử dụng ô tô bao gồm phân tích dự đoán lỗi và theo dõi tình trạng, đồng thời cho phép triển khai đóng gói với chi phí thấp hơn.

Synopsys

Với tư cách là công ty dẫn đầu về EDA và IP bán dẫn, Synopsys cung cấp các giải pháp toàn diện để giải quyết nhu cầu tích hợp chiplets của hệ sinh thái.

Để biết thêm chi tiết về Synopsys UCIe IP, hãy truy cập Tóm tắt Giải pháp IP UCIe.

Cũng đọc:

Synopsys.ai nâng cao AI Ante với Copilot

Tóm tắt khả năng tương tác hệ sinh thái mở rộng của 224G SerDes IP

Tóm tắt ra mắt dòng sản phẩm IP RISC-V

Chia sẻ bài đăng này qua:

• Phân phối nội dung và PR được hỗ trợ bởi SEO. Được khuếch đại ngay hôm nay.
• PlatoData.Network Vertical Generative Ai. Trao quyền cho chính mình. Truy cập Tại đây.
• PlatoAiStream. Thông minh Web3. Kiến thức khuếch đại. Truy cập Tại đây.
• Trung tâmESG. Than đá, công nghệ sạch, Năng lượng, Môi trường Hệ mặt trời, Quản lý chất thải. Truy cập Tại đây.
• PlatoSức khỏe. Tình báo thử nghiệm lâm sàng và công nghệ sinh học. Truy cập Tại đây.
• nguồn: https://semiwiki.com/ip/338834-ucie-interop-testchip-unleashes-growth-of-open-chiplet-ecosystem/