Các thiết kế vi mạch có các ứng dụng xác minh vật lý như Sơ đồ bố trí so với sơ đồ (LVS) ở cấp độ bóng bán dẫn để đảm bảo bố cục và sơ đồ tương đương nhau, ngoài ra còn có Kiểm tra quy tắc điện (ERC) để kết nối với các vùng giếng được gọi là kiểm tra mềm. Các kết nối tới tất cả các thiết bị cần phải có tín hiệu điện áp ổn định nhất. Do đó, đường đi nên đi qua các lớp Metal để giảm lực cản và các yếu tố như IR Drop. Việc phát hiện các kết nối được cho là các vật liệu khác – như Wells – là bắt buộc. Kiểm tra mềm là phương pháp được sử dụng phổ biến nhất để phát hiện tình huống này. Các đường kính Dòng sản phẩm của Siemens là công cụ phổ biến nhất để kiểm tra DRC và LVS, vì vậy tôi đã đọc tài liệu kỹ thuật của Terry Meeks để tìm hiểu thêm về kiểm tra mềm.
Việc kết nối hai lớp kim loại trong bố cục IC yêu cầu căn chỉnh chính xác cả lớp kim loại và lớp xuyên qua. Đây là so sánh sử dụng cả chế độ xem bên và chế độ xem từ trên xuống trong đó ví dụ đầu tiên không được kết nối, vì Metal1 và Metal 2 không chồng lên nhau, trong khi ví dụ thứ hai được kết nối đúng cách.
Chúng tôi muốn công cụ ERC của mình xác định chính xác các lỗi kết nối trong quá trình kiểm tra mềm để có thể khắc phục chúng. Bố cục IC sau đây có lỗi kết nối giếng và được hiển thị từ góc nhìn bên cạnh, trong đó tín hiệu Metal1 được nhắn tin khi Gnd được kết nối với một vùng khuếch tán được gọi là khuếch tán vòi. Ở phía bên phải là một lớp Metal1 khác có khuếch tán vòi, nhưng kết nối này tạo ra đường dẫn điện trở cao từ Rwell đến Gnd và bị kiểm tra mềm gắn cờ là lỗi.
Một ví dụ khác về lỗi kết nối mềm xảy ra trong bố cục IC bên dưới, nơi chúng ta chỉ có thể áp dụng một tên cho mỗi đa giác. Mạng điện kỹ thuật số VDD không thể cùng tồn tại với mạng điện analog AVDD và chúng ta cần tách chúng thành hai hình dạng. Kiểm tra mềm giúp gắn cờ những vấn đề này.
Bố cục IC có cả nguồn điện kỹ thuật số và analog có thể trở nên khá phức tạp để bố trí hợp lý, do đó, việc kiểm tra mềm càng quan trọng hơn.
Kiểm tra mềm được bao gồm trong quá trình chạy LVS của bạn và với Cỡ nòng nmLVS có một báo cáo về kết quả kiểm tra mềm, sau đó có thể xem được bằng cách sử dụng RVE tầm cỡ người xem.
Nhấp vào kết quả RVE sẽ cho bạn biết ô nào có lỗi kiểm tra phần mềm, tên mạng, tên hoa và tên thường cũng như các thuộc tính khác. Thông tin này giúp xác định những gì cần khắc phục trong bố cục IC. Nhấp vào lớp thấp hơn như PWell để kiểm tra lỗi phần mềm sẽ hiển thị hình học có màu vàng.
Đối với lỗi kiểm tra phần mềm tương tự, nhấp vào lớp trên sẽ hiển thị:
Trong quá trình gỡ lỗi, bạn cũng có thể hiển thị tất cả các hình dạng của lớp trên, hình dạng màu xanh lá cây là hình dạng của lớp trên được chọn, trong khi màu vàng là hình dạng của lớp trên bị từ chối.
Gỡ lỗi kiểm tra phần mềm bằng RVE liên quan đến việc nhấp vào kết nối của các mạng đã chọn và bị từ chối. Cửa sổ Net Info hiển thị các chi tiết như lớp nào có liên quan và liệu các hình dạng có bị thiếu kết nối hay không. Nhìn vào cổng nào được kết nối với mạng sẽ tiết lộ liệu có thiếu lỗi VDD hoặc GND hay không. Ví dụ này cho thấy mạng 18 bị từ chối vì nó thiếu kết nối với Metal1.
Tổng kết
Kiểm tra LVS là bắt buộc để đảm bảo rằng IC có bố cục không có lỗi và kiểm tra mềm là một phần trong quá trình kiểm tra LVS của bạn. Có một quy trình gỡ lỗi đã được chứng minh từ Siemens trong công cụ Calibre nmLVS của họ, sử dụng RVE để giúp các nhà thiết kế bố cục nhanh chóng xác định các lỗi kiểm tra phần mềm, để các nhà thiết kế có thể sửa lỗi và xác minh lại cho đến khi tất cả các bước kiểm tra đều đạt. Siemens đã viết một bài báo kỹ thuật để đọc trực tuyến, Phát hiện và gỡ lỗi kết nối kiểm tra phần mềm.
Blog liên quan
Chia sẻ bài đăng này qua:
- Phân phối nội dung và PR được hỗ trợ bởi SEO. Được khuếch đại ngay hôm nay.
- PlatoData.Network Vertical Generative Ai. Trao quyền cho chính mình. Truy cập Tại đây.
- PlatoAiStream. Thông minh Web3. Kiến thức khuếch đại. Truy cập Tại đây.
- Trung tâmESG. Than đá, công nghệ sạch, Năng lượng, Môi trường Hệ mặt trời, Quản lý chất thải. Truy cập Tại đây.
- PlatoSức khỏe. Tình báo thử nghiệm lâm sàng và công nghệ sinh học. Truy cập Tại đây.
- nguồn: https://semiwiki.com/eda/342526-soft-checks-are-needed-during-electrical-rule-checking-of-ic-layouts/
