Zephyrnet-logo

Label: Architecturen

De verversingslatentie van kant-en-klare DRAM-chips verminderen

Een nieuw technisch artikel getiteld "HiRA: Hidden Row Activation for Reducing Refresh Latency of Off-the-Shelf DRAM Chips" werd gepubliceerd door onderzoekers van ETH Zürich,...

FP8: cross-industry hardwarespecificatie voor AI-training en inferentie (Arm, Intel, Nvidia)

Arm, Intel en Nvidia hebben een specificatie voorgesteld voor een 8-bit floating point (FP8)-formaat dat een algemeen verwisselbaar formaat zou kunnen bieden dat werkt voor...

Algoritme HW Framework dat degradatie van nauwkeurigheid, gegevensverplaatsing en energieverbruik van DNN-versnellers minimaliseert (Georgia Tech)

Deze nieuwe onderzoekspaper getiteld "An Algorithm-Hardware Co-design Framework to Overcome Imperfections of Mixed-signal DNN Accelerators" werd gepubliceerd door onderzoekers van Georgia Tech. Volgens...

Nieuw In-Pixel-in-Memory (P2M) paradigma voor Edge Intelligence (USC)

Onderzoekers van de University of Southern California (USC) publiceerden een nieuw technisch artikel met de titel "A processing-in-pixel-in-memory paradigm for resource-constrained TinyML applications". Volgens de...

Polynesia, een nieuw hardware/software coöperatief ontwerp voor in-memory HTAP-databases

Een team van onderzoekers van ETH Zürich, Google en Univ. Urbana-Champaign uit Illinois heeft onlangs een technisch artikel gepubliceerd met de titel "Polynesia: Enabling High-Performance and Energy-Efficient...

Gemmini: open-source, full-stack DNN Accelerator Generator (DAC Best Paper)

Deze technische paper getiteld "Gemmini: Enabling Systematic Deep-Learning Architecture Evaluation via Full-Stack Integration" werd gezamenlijk gepubliceerd door onderzoekers van UC Berkeley en een co-auteur...

Vooruitgang in herconfigureerbare intelligente oppervlakken Hardware-architecturen: meer dan 5G/6G

Dit technische artikel getiteld "Reconfigurable Intelligent Surfaces for Wireless Communications: Overview of Hardware Designs, Channel Models, and Estimation Techniques" is afkomstig van onderzoekers van IEEE. De...

Implementatie van cryptografische algoritmen voor de RISC-V-instructiesetarchitectuur in twee gevallen

Dit nieuwe technische artikel getiteld "Symmetric Cryptography on RISC-V: Performance Evaluation of Standardized Algorithms" is gepubliceerd door onderzoekers van Intel, North Arizona University en...

Efficiënte neuromorfe AI-chip: "NeuroRRAM"

Een nieuw technisch artikel getiteld "A compute-in-memory chip based on resistive random-access memory" werd gepubliceerd door een team van internationale onderzoekers van Stanford, UCSD, University...

Heterogeen computergebruik en cache-aanvallen

Onderzoekers van imec-COSIC, KU Leuven presenteerden deze paper getiteld "Double Trouble: Combined Heterogeneous Attacks on Non-Inclusive Cache Hierarchies" op het USENIX Security Symposium in...

Micro-architecturale side-channel-aanvallen en -beperkingen op de on-chip mesh-interconnect

Dit nieuwe technische artikel getiteld "Don't Mesh Around: Side-Channel Attacks and Mitigations on Mesh Interconnects" werd gepresenteerd door onderzoekers van de Universiteit van Illinois in...

Spotlight op Roblox-onderzoek

Bij Roblox sturen onze onderzoekers onze visie om de manier waarop mensen samenkomen opnieuw te bedenken. We hebben meer dan 100 PhD's die samenwerken in de fundamentele...

Laatste intelligentie

spot_img
spot_img