Số lượng thách thức ngày càng tăng trong lĩnh vực bán dẫn điện, cũng như trong lĩnh vực chip truyền thống. Sự tản nhiệt và độ dốc, các quy tắc thiết kế mới và các vấn đề về bố cục cần được xem xét, đặc biệt là trong bối cảnh điện áp cao hơn và nhu cầu hiệu suất tăng cao. Roland Jancke, người đứng đầu phương pháp thiết kế tại Bộ phận Kỹ thuật Hệ thống Thích ứng của Fraunhofer IIS, nói về các vấn đề trong việc tích hợp chất bán dẫn điện với các thiết bị khác, các tác động đóng gói khác nhau và cách các thiết bị này xuống cấp theo thời gian.

[Nhúng nội dung]