2.5D 장치가 패키지에 맞게 축소된 인쇄 회로 기판인지, 아니면 단일 다이의 한계를 넘어 확장된 칩인지 정의하는 것은 의미론적으로 매우 혼란스러워 보일 수 있지만 전반적인 성공에 중요한 결과를 가져올 수 있습니다. 디자인의.

평면 칩은 항상 레티클 크기(약 858mm)로 인해 제한되어 왔습니다.². 그 외에도 수율 문제로 인해 실리콘은 비경제적입니다. 수년 동안 이로 인해 평면 기판에 집어넣을 수 있는 기능의 수가 제한되었습니다. 모든 추가 기능은 추가 칩으로 설계되고 인쇄 회로 기판(PCB)과 연결되어야 합니다.

의 출현 2.5D 패키징 기술은 확장을 위한 완전히 새로운 축을 열었습니다. 칩렛 내부에서 서로 연결되도록 고급 패키지. 그러나 이 패키지 설계의 출발점은 다양한 구성요소가 조립되는 방식, 참여자, 배포할 도구 및 시기에 큰 영향을 미칠 수 있습니다.

오늘날 2.5D가 인기를 얻고 있는 데에는 몇 가지 이유가 있습니다. 하나는 비용이다. "더 작은 칩 또는 칩렛을 만들 수 있고 해당 칩렛이 패키지에 통합되도록 설계 및 최적화된 경우 전체를 더 작게 만들 수 있습니다."라고 고급 패키징 솔루션 이사인 Tony Mastroianni는 말합니다. Siemens Digital Industries 소프트웨어. “그리고 수율이 훨씬 높기 때문에 비용에 극적인 영향을 미칩니다. 다이 크기 칩의 수율이 50% 이하가 아닌 90% 범위까지 높일 수 있습니다."

PCB를 사용하여 칩을 상호 연결하는 것도 성능을 제한합니다. Eliyan의 CEO이자 공동 창업자인 Ramin Farjadrad는 “역사적으로 우리는 칩을 별도로 패키징한 다음 PCB에 배치하고 일부 라우팅을 통해 함께 연결했습니다.”라고 말합니다. “사람들이 직면하기 시작한 문제는 두 가지였습니다. 하나는 PCB를 통과함으로써 이러한 칩 사이의 대역폭이 제한되고 패키지의 제한된 수의 볼이 칩 간의 연결을 제한한다는 것입니다."

PCB와 비교하여 2.5D의 주요 차이점은 2.5D가 칩 크기를 사용한다는 것입니다. 훨씬 더 미세한 와이어가 있으며 다양한 구성 요소를 보드보다 인터포저나 패키지에 훨씬 더 가깝게 포장할 수 있습니다. 이러한 이유로 인해 와이어는 더 짧을 수 있고, 더 많을 수 있으며, 대역폭이 증가할 수 있습니다.

이는 여러 수준에서 성능에 영향을 미칩니다. Siemens의 Mastroianni는 “너무 가깝기 때문에 전송 RC 또는 LC 지연 시간이 길지 않아 훨씬 빠릅니다.”라고 말합니다. “보드 위에 긴 트레이스를 구동하기 위해 칩에 큰 드라이버가 필요하지 않으므로 전력이 더 낮습니다. 훨씬 더 나은 성능과 더 낮은 전력을 얻을 수 있습니다. 일반적인 측정 기준은 비트당 피코줄을 말하는 것입니다. 비트를 이동하는 데 필요한 에너지의 양이 2.5D를 매력적으로 만듭니다.”

그럼에도 불구하고 사고방식은 초기 디자인 컨셉에 영향을 미치며, 이는 흐름 전체에 영향을 미칩니다. Custom IC & PCB Group의 제품 관리 그룹 이사인 John Park는 "다이 설계자와 이야기하면 아마도 그것은 단지 큰 칩일 뿐이라고 말할 것입니다."라고 말합니다. 운율. "하지만 패키지 디자이너나 보드 디자이너와 이야기를 나누면 그들은 기본적으로 작은 PCB라고 말할 것입니다."

누가 옳습니까? "회사 내부 조직 구조에 따라 접근 방식이 결정되는 경우가 많습니다."라고 의 제품 마케팅 이사인 Marc Swinnen은 말합니다. 안 시스. "장기적으로는 회사가 물리학에 맞게 구성되어 있는지 확인하고 회사의 물리학에 맞추려고 하지 않기를 원합니다."

분명한 것은 확실한 것은 아무것도 없다는 것입니다. Cadence의 Park는 "8년마다 크기가 절반인 새 노드를 갖게 된다는 점에서 디지털 세계는 매우 규칙적이었습니다."라고 말합니다. “몇 가지 새로운 요구 사항이 있지만 이는 매우 혁신적인 것이었습니다. 포장은 와일드 웨스트입니다. 올해 3개, 내년 12개, 내년에는 XNUMX개의 새로운 패키징 기술을 얻을 수 있습니다. 이들 중 다수는 파운드리에서 나오는 반면, 예전에는 OSAT(아웃소싱 반도체 조립 및 테스트 회사)와 기판 공급업체에서만 나왔습니다. 파운드리는 새로운 진입자이지만 OSAT는 매우 흥미로운 패키징 기술을 저렴한 비용으로 제공하고 있습니다.”

그 이유 중 하나는 다양한 그룹의 사람들이 서로 다른 요구 사항 세트를 가지고 있기 때문입니다. Ansys의 Swinnen은 “정부와 군대는 이기종 통합 기능을 주요 이점으로 보고 있습니다.”라고 말합니다. “그들은 처리 기술의 한계를 뛰어넘지 않습니다. 대신 그들은 초고속 신호용 도파관이 필요한 모놀리식 마이크로파 집적 회로(MMIC)와 같은 것을 설계하고 있습니다. 그들은 포장 조립의 관점에서 접근합니다. 반대로, 고성능 컴퓨팅(HPC) 회사는 고성능 고대역폭 메모리(HBM)를 탑재한 5nm 및 3nm 칩 더미에서 접근합니다. 그들은 이를 실리콘 조립 문제로 봅니다. 그들이 보는 이점은 아키텍처의 유연성으로, 각 칩렛을 재설계할 필요 없이 코어와 인터페이스를 추가하고 특정 시장을 위한 제품을 만들 수 있다는 것입니다. 그들은 유연성을 이점으로 봅니다. 군은 이질적 통합을 이익으로 보고 있다”고 말했다.

소스
2.5D 패키징 기술의 기판으로 사용되는 여러 재료가 있으며, 각 재료는 비용, 밀도 및 대역폭 측면에서 서로 다른 장단점을 가지며, 극복해야 할 다양한 물리적 문제도 있습니다. 차별화의 주요 포인트 중 하나는 그림 1에 표시된 범프 피치입니다.

그림 1. 다양한 기판 구성을 위한 칩렛 상호 연결. 출처: 엘리얀

에 대해 이야기할 때 접속자, 일반적으로 실리콘으로 간주됩니다. Eliyan의 Farjadrad는 “인터포저는 큰 실리콘 조각(그림 1 상단)일 수도 있고 칩 사이의 실리콘 브리지(그림 1 중간)일 수도 있습니다.”라고 말했습니다. “이 두 솔루션 모두 밀도가 높은 마이크로 범프를 사용합니다. 인터포저와 브리지는 많은 고밀도 범프와 트레이스를 제공하여 대역폭을 제공합니다. 각각 1,000Gb로 실행되는 5개의 전선을 활용하면 5Tb를 얻게 됩니다. 10,000개가 있으면 50Tb를 얻습니다. 하지만 그 신호는 1~5mm를 넘을 수 없습니다. 또는 실리콘 인터포저를 피하고 플립 칩 패키지와 같은 유기 패키지(그림 10 하단)를 사용하는 경우 트레이스 밀도는 5배에서 10배까지 낮아집니다. 그러나 와이어의 두께는 5배에서 25배 더 커질 수 있습니다. 이는 전선의 저항이 전선 두께의 제곱만큼 감소하기 때문에 중요한 이점입니다. 해당 와이어의 단면적은 해당 와이어의 제곱만큼 올라가므로 저항이 크게 감소합니다. 밀도가 XNUMX배 낮다면 신호를 거의 XNUMX배 더 멀리 실행할 수 있다는 뜻입니다.”

어떤 사람들에게는 이것이 밀리미터당 대역폭에 관한 것입니다. "병렬 버스나 고속 병렬 인터페이스가 있고 밀리미터당 대역폭을 원한다면 아마도 실리콘 인터포저를 선택할 것입니다."라고 하드웨어 엔지니어링 수석 관리자인 Kent Stahn은 말합니다. Synopsys' 솔루션 그룹. “유기 기판은 손실이 적고 비용도 저렴하지만 밀도가 부족합니다. 그 사이에는 일부 기능을 제공하지만 동일한 비용으로 제공되지 않는 솔루션이 많이 있습니다.”

기판 재료를 선택하는 다른 이유도 있습니다. Synopsys 솔루션 그룹의 선임 제품 관리자인 Manuel Mota는 “실리콘 인터포저는 파운드리에서 생산되기 때문에 가용성이 문제입니다.”라고 말합니다. “일부 회사는 용량이 부족하기 때문에 고급 패키지를 소싱하는 데 어려움을 겪고 있습니다. 대역폭 밀도는 약간 낮지만 애플리케이션에 충분할 수 있는 다른 기술을 사용하면 다른 곳에서도 해당 기술을 찾을 수 있습니다. 이것이 매우 중요한 측면이 되고 있습니다.”

그러나 이러한 모든 기술은 빠르게 발전하고 있습니다. “레티클 한계는 약 858mm 정사각형입니다.”라고 박씨는 말합니다. “사람들은 아마도 그 크기의 12배에 달하는 인터포저에 대해 이야기하고 있지만 우리는 훨씬 더 큰 라미네이트를 보유하고 있습니다. 일본에서 생산되는 일부 라미네이트 기판은 실리콘에서 얻을 수 있는 상호 연결 밀도와 동일한 수준에 접근하고 있습니다. 저는 개인적으로 유기 기판을 향한 추진력이 더 강하다고 봅니다. TSMC의 CoWoS(Chip-on-Wafer-on-Substrate)는 실리콘 인터포저를 사용하며 약 XNUMX년 동안 선택된 기술이었습니다. 최근에는 유기 기판에 더 가까운 필름 폴리아미드를 사용하는 CoWoS-R을 출시했습니다. 이제 우리는 유리 기판에 대해 많이 듣습니다.”

시간이 지남에 따라 패키지 내부의 전체 공간이 늘어날 수 있습니다. 박씨는 “주조업체가 계속해서 30인치 인쇄 회로 기판 크기의 제품을 만드는 것은 말이 되지 않습니다.”라고 덧붙입니다. “더 큰 디자인을 다룰 수 있는 재료가 있습니다. 밀도가 정말로 필요한 곳은 죽기 살기입니다. 우리는 상호 연결 길이가 몇 밀리미터인 칩렛이 서로 바로 옆에 있기를 원합니다. 우리는 일이 매우 짧기를 원합니다. 하지만 나머지 부분은 PCB에 연결되도록 I/O를 팬아웃하는 것뿐입니다.”

이것이 바로 브릿지가 인기가 있는 이유입니다. Synopsys의 Stahn은 “우리는 인터페이스의 고속 부분을 위한 브리지로의 발전을 보고 있습니다.”라고 말했습니다. “뒷면은 RDL 팬아웃과 같은 팬아웃이 될 것입니다. 앞으로는 RDL 패키지가 기존 패키지와 더욱 비슷해질 것으로 보입니다.”

인터포저는 추가 기능을 제공합니다. “현재 인터포저의 99%는 수동적입니다.”라고 박씨는 말합니다. “라인의 프런트 엔드도 없고 장치 레이어도 없습니다. 이는 순전히 백엔드 라인 처리입니다. 해당 실리콘에 XNUMX, XNUMX, XNUMX개의 금속 층을 추가하고 있습니다. 이것이 바로 우리가 패시브 인터포저라고 부르는 것입니다. 그것은 단지 다이-투-다이 상호 연결을 만드는 것입니다. 하지만 그 주사위를 가져와서 활성 인터포저로 만들고 기본적으로 거기에 논리를 추가하는 사람들이 있습니다.”

그것은 다른 목적으로 일어날 수 있습니다. Mota는 “이미 일부 회사에서는 전력 관리나 일부 제어 로직을 추가하는 액티브 인터포저를 사용하는 것을 볼 수 있습니다.”라고 말합니다. “인터포저에 능동 회로를 배치하기 시작하면 여전히 2.5D 통합인가요, 아니면 3D 통합이 되나요? 현재는 액티브 인터포저에 대한 큰 추세가 보이지 않습니다.”

그러나 몇 가지 새로운 문제가 있습니다. "열팽창계수(CTE) 불일치를 고려해야 합니다."라고 Stahn은 말합니다. “이런 일은 서로 다른 CTE를 지닌 두 재료가 결합될 때마다 발생합니다. 실리콘 인터포저부터 시작해 보겠습니다. SoC가 동료와 통신할 수 있고 많은 전력을 소비할 수 있는 더 높은 전력량의 시스템을 얻을 수 있습니다. 실리콘 인터포저는 여전히 패키지에 들어가야 합니다. CTE 불일치는 실리콘과 패키지 재료 사이에서 발생합니다. 그리고 브리지를 사용하면 필요한 곳에 사용할 수 있지만 여전히 실리콘 다이투다이입니다. 전달하는 전력과 CTE 불일치가 실행 가능한 시스템이 되도록 열 역학 분석을 수행해야 합니다.”

이론적으로 신호 길이는 길어질 수 있지만 이로 인해 몇 가지 문제가 발생합니다. Mastroianni는 “칩 내부에서 긴 연결을 만들 때 일반적으로 해당 경로를 몇 밀리미터로 제한한 다음 버퍼링합니다.”라고 말합니다. “패시브 실리콘 인터포저의 문제점은 버퍼가 없다는 것입니다. 정말 심각한 문제가 될 수 있습니다. 그러한 연결을 만들어야 한다면 매우 신중하게 계획을 세워야 합니다. 그리고 타이밍 분석을 실행하고 있는지 확인해야 합니다. 일반적으로 패키지 담당자는 해당 분석을 수행하지 않습니다. 이는 실리콘 엔지니어의 정적 타이밍 분석을 통해 해결된 문제에 가깝습니다. STA 흐름을 도입하고 유기 및 실리콘 유형 추적을 포함하는 모든 추출을 처리해야 하며 이는 새로운 문제가 됩니다. 매우 긴 트레이스에 들어가기 시작하면 일반 STA 지연 계산기에서 가정되는 간단한 RC 타이밍 지연이 해당 트레이스 간의 인덕턴스와 상호 인덕턴스를 일부 고려하지 않으므로 심각한 정확도 문제가 발생할 수 있습니다. 그 긴 흔적 때문에.”

액티브 인터포저가 도움이 됩니다. “액티브 인터포저를 사용하면 버퍼나 신호 리피터를 삽입하여 장거리 문제 중 일부를 극복할 수 있습니다.”라고 Swinnen은 말합니다. “그러면 다시 칩처럼 보이기 시작하고 실리콘에서만 할 수 있습니다. Intel의 EMIB 기술이 있는데, 인터포저에 칩렛을 내장했으며 이것이 활성 브리지입니다. 칩은 EMIB 칩과 통신하며 둘 다 이 작은 액티브 브리지 칩을 통해 사용자와 통신합니다. 이 칩은 정확히 액티브 인터포저가 아니지만 거의 액티브 인터포저처럼 작동합니다."

그러나 패시브 구성 요소도 가치를 더합니다. Mastroianni는 “가장 먼저 해야 할 일은 인터포저에 트렌치 커패시터를 포함시키는 것입니다.”라고 말합니다. “이것은 중요한 부분에서 다이 근처에서 좋은 디커플링을 수행할 수 있는 능력을 제공합니다. 보드에 배치하면 고속 인터페이스의 많은 이점을 잃게 됩니다. 빠르게 전환되는 속도 신호가 있는 바로 아래에 있는 인터포저에서 이를 얻을 수 있다면 국지적인 디커플링을 얻을 수 있습니다.”

다양한 재료 외에도 인터포저를 누가 설계하는지에 대한 문제도 있습니다. Ansys의 제품 관리 수석 관리자인 Matt Commens는 “업계에서는 누가 설계를 하는지에 따라 이를 작은 PCB로 생각하는 것 같습니다.”라고 말했습니다. “인터포저는 실리콘 공정임에도 불구하고 일반적으로 패키징 엔지니어가 설계합니다. 특히 고성능 제품의 경우 더욱 그렇습니다. 직관에 어긋나는 것처럼 보이지만 신호 무결성 배경을 갖고 있으며 전송 라인을 설계하고 상호 연결에서 불일치를 최소화해 왔습니다. 전통적인 IC 설계자는 구성요소 관점에서 작업합니다. 확실히 업계에서는 디자인 작업을 맡는 사람들이 포장 유형의 페르소나라고 말하고 있습니다.”

출력
PCB와 인터포저 간의 라우팅에는 상당한 차이가 있습니다. "PCB에 비해 구성 요소 수가 대폭 줄어들기 때문에 인터포저 라우팅이 훨씬 쉽습니다."라고 효율적인 전자 장치 부문 책임자인 Andy Heinig는 말합니다. 프라운호퍼 IIS/EAS. “반면, 인터포저의 전력망은 금속층의 저항이 더 높고 전력망이 신호선에 의해 차단된다는 사실로 인해 훨씬 ​​더 복잡합니다. 다이-다이 인터페이스의 라우팅은 라우팅 밀도로 인해 더욱 복잡합니다.”

전력 공급이 매우 다르게 보입니다. “PCB를 보면 이러한 큰 금속 타설 영역을 레이어에 내장하고 통과해야 하는 영역을 비워둡니다.”라고 Park 씨는 말합니다. “구리 한 묶음을 내려놓고 나머지는 무효화합니다. 그런 식으로 인터포저를 만들 수는 없습니다. 인터커넥트를 증착해야 실리콘 인터포저의 전원 및 접지 구조가 디지털 칩처럼 보일 것입니다. 하지만 신호는 PCB나 라미네이트 패키지처럼 보일 것입니다.”

라우팅은 칩이라기보다는 PCB처럼 보입니다. “더 나은 수율을 생성하기 위해 패드나 비아에 연결되는 곳에서 눈물방울이나 필렛 같은 것을 볼 수 있을 것입니다.”라고 Park씨는 덧붙입니다. “오늘날의 라우팅 스타일은 90° 직각 모서리와 깔끔한 라우팅 채널만 있는 디지털 IC보다 PCB에 더 잘 맞춰져 있습니다. 실리콘이든 유기물이든 인터포저의 경우 비아가 와이어보다 큰 경우가 많으며 이는 전형적인 PCB 문제입니다. 디지털에 관해 이야기한다면 라우터는 다이라기보다는 작은 PCB에 더 가깝습니다.”

TSV도 문제를 일으킬 수 있습니다. Swinnen은 “정사각형으로 처리하려면 모서리에서 많은 공간을 잃게 됩니다.”라고 말합니다. “당신은 정말로 그 물체 주위로 45°를 원합니다. 범프가 연결되는 최상위 계층인 RDL 라우팅의 오랜 전통이 있었지만 실리콘 라우터는 전통적으로 맨해튼입니다. 이는 전통적으로 팔각형 범프 또는 둥근 범프를 사용한 다음 45° 라우팅을 사용해 왔습니다. PCB 라우팅만큼 유연하지는 않지만 재배포 레이어 라우터가 있고 전체 리버 라우팅이 있는 전체 맞춤형 측면에서 나온 일부 라우터도 있습니다.”

• SEO 기반 콘텐츠 및 PR 배포. 오늘 증폭하십시오.
• PlatoData.Network 수직 생성 Ai. 자신에게 권한을 부여하십시오. 여기에서 액세스하십시오.
• PlatoAiStream. 웹3 인텔리전스. 지식 증폭. 여기에서 액세스하십시오.
• 플라톤ESG. 탄소, 클린테크, 에너지, 환경, 태양광, 폐기물 관리. 여기에서 액세스하십시오.
• PlatoHealth. 생명 공학 및 임상 시험 인텔리전스. 여기에서 액세스하십시오.
• 출처: https://semiengineering.com/2-5d-integration-big-chip-or-small-pcb/