Hoe herconfigureert u systeemkenmerken? Het antwoord op die vraag is goed ingeburgerd - door middel van software. Maak de onderliggende hardware algemeen genoeg en gebruik platformsoftware om gedrag bij te werken en hardwareconfiguratieregisters aan te passen. Dit simpele feit veroorzaakte overal een explosie van ingebedde processors en werkt in de meeste gevallen heel goed, maar niet in alle. Software biedt flexibiliteit ten koste van prestaties en kracht, wat een echt probleem kan zijn in beperkte IoT-toepassingen. Beschouwen strakke codering/decodering bijvoorbeeld. Het behalen van prestatie- en vermogensdoelen vereist versnelling voor dergelijke functies, waarvoor speciaal silicium nodig lijkt te zijn. Maar die optie is alleen zinvol voor toepassingen met een hoog volume. Is er een betere optie, waardoor een platform met een hoog volume mogelijk is dat ISA-uitbreidbaarheid kan bieden voor versnelling post-silicium? Dit is wat Menta en Codasip aanbieden.
Stap 1: Bouw eerst een RISC-V-kern voor uw ontwerp
Deze stap lijkt op elke RISC-V-instantiëring, hoewel u hier een Codasip-kern gebruikt, om redenen die u binnenkort zult begrijpen. Codasip biedt een reeks direct aanpasbare RISC-V-kernen die een semi-leverancier kan kiezen om te optimaliseren voor een specifieke maar brede marktdoelstelling. De toolsuite (Codasip Studio) biedt alle functies die u zou verwachten ter ondersteuning van een dergelijke kern, inclusief het genereren van een SDK en de mogelijkheid om de ISA hardwired aan te passen. (Hier bedoel ik met "hardwire" extensies die rechtstreeks in de siliciumimplementatie zijn ingebouwd.) Codasip Studio biedt ook tools om architectuuropties te verkennen en een aangepaste compiler te genereren.
De hardware-implementatie van aangepaste instructies vindt plaats via een HDL-blok parallel aan het reguliere datapad, zoals gebruikelijk is in deze gevallen. De HDL voor dit blok wordt door de integrator gedefinieerd om aangepaste instructies te implementeren, bijvoorbeeld een byte-swap. Codasip Studio zorgt indien nodig voor vectoring-uitvoering naar de HDL in plaats van naar de ALU, en verbindt ook de juiste registertoegangen.
Stap 2: Voeg een eFPGA-blok toe aan het datapth
Tot nu toe is dit slechts gewone RISC-V-aanpassing. Het uitbreiden van aanpassingsmogelijkheden naar post-silicium vereist herprogrammeerbare logica, zoals die wordt aangeboden door Menta. Hun technologie is gebaseerd op standaardcellen en wordt verondersteld draagbaar te zijn voor elke procestechnologie, waardoor deze gemakkelijk kan worden ingebed in de meeste SoC-platforms. Je kunt beginnen te zien hoe zo'n RISC-V-kern niet alleen bedrade uitbreidingen kan hosten, maar ook programmeerbare uitbreidingen.
Dit vereist betrokkenheid van Codasip Studio (CS) in 2 fasen. Eerst moet u als SoC-integrator het systeem vertellen dat u van plan bent om ISA-aanpassing na fabricage toe te voegen. Dit instrueert CS om een niet-geprogrammeerd eFPGA IP-adres in het datapad in te sluiten.
Ten tweede, wanneer silicium beschikbaar is, zal u (of misschien uw klant?) CS opnieuw uitvoeren om toegevoegde ISA-instructies te definiëren, samen met RTL om die instructies te implementeren. Dit genereert een herziene compiler en SDK, plus een bitstream om de eFPGA te programmeren. Voilà - je hebt een op post-silicium aangepaste RISC-V-kern!
Post-silicium ISA-aanpassing
Om samen te vatten: deze samenwerking tussen Codasip en Menta biedt de mogelijkheid om niet alleen RISC-V-kernen pre-silicium aan te passen, maar ook post-silicium, waardoor een SoC-leverancier producten kan leveren die kunnen worden geoptimaliseerd voor meerdere toepassingen met potentieel voor grote aantrekkingskracht. U kunt meer leren in dit witboek.
Codasip is gevestigd in Europa, maar heeft klanten over de hele wereld, waaronder Rambus, Microsemi, Mythic, Mobileye en anderen. Menta is ook gevestigd in Europa en heeft bijzondere sterke punten op het gebied van veilige, defensie- en ruimtevaarttoepassingen. Als technoloog met roots in het VK is het leuk om nog meer succesvolle groei te zien in Europese IP 😊.
Lees ook:
Schalen lukt niet met de wet van Moore en Dennard
AI/ML-bewerkingen aan de rand optimaliseren
Deel dit bericht via:
- Door SEO aangedreven content en PR-distributie. Word vandaag nog versterkt.
- Platoblockchain. Web3 Metaverse Intelligentie. Kennis versterkt. Toegang hier.
- Bron: https://semiwiki.com/ip/codasip/321667-re-configuring-risc-v-post-silicon/
