Zephyrnet-logo

Label: Ontwerp verificatie

Overzicht van de chipindustrieweek

Door Liz Allan, Jesse Allen en Karen Heyman De wereldwijde facturen voor halfgeleiderapparatuur daalden met 2% op jaarbasis tot 25.8 miljard dollar in het tweede kwartaal, en daalden met 2% vergeleken met...

Top Nieuws

Functionele veiligheidsverificatie van seriële perifere interface

Een nieuw technisch document getiteld "FMEDA-gebaseerde foutinjectie om de veiligheidsarchitectuur van SPI te valideren" werd gepubliceerd door onderzoekers van het RV College of Engineering...

Thermische simulaties van chips versnellen met ML

Onderzoekers van Ansys publiceerden een nieuw technisch artikel met de titel "A Thermal Machine Learning Solver For Chip Simulation". Samenvatting“Thermische analyse biedt diepere inzichten in...

Six Qubit-processor (TU Delft, QuTech, TNO)

Een nieuw technisch artikel getiteld "Universele controle van een zes-qubit kwantumprocessor in silicium" is zojuist gepubliceerd door onderzoekers van de Technische Universiteit Delft,...

Framework gebaseerd op een RISC-V-microprocessor die LiM-bewerkingen ondersteunt

Onderzoekers van Politecnico di Torino (Italië), Univerity of Tor...

Op grafieken gebaseerde, formele equivalentiecontrolemethode

Een nieuw onderzoekspaper getiteld "Equivalence Checking of System-Level and SPICE-Level Models of Linear Circuits" werd gepubliceerd door onderzoekers van de Universiteit van Bremen en...

Overzicht van hardware-in-the-loop (HIL)-simulaties

Dit technische artikel getiteld "Hardware-in-the-Loop Simulations: A Historical Overview of Engineering Challenges" is gepubliceerd door onderzoekers van de Universiteit van Maribor, Slovenië. Samenvatting: "Het ontwerp van moderne...

Op kunstmatige neurale netwerken (ANN) gebaseerd model om de kenmerken van een Nanosheet-FET (NSFET) te evalueren

Dit nieuwe technische artikel getiteld "Machine-Learning-Based Compact Modeling for Sub-3-nm-Node Emerging Transistors" werd gepubliceerd door onderzoekers van de SungKyunKwan University, Korea. Samenvatting: "In dit artikel presenteren we...

Algoritme HW Framework dat degradatie van nauwkeurigheid, gegevensverplaatsing en energieverbruik van DNN-versnellers minimaliseert (Georgia Tech)

Deze nieuwe onderzoekspaper getiteld "An Algorithm-Hardware Co-design Framework to Overcome Imperfections of Mixed-signal DNN Accelerators" werd gepubliceerd door onderzoekers van Georgia Tech. Volgens...

Nieuw In-Pixel-in-Memory (P2M) paradigma voor Edge Intelligence (USC)

Onderzoekers van de University of Southern California (USC) publiceerden een nieuw technisch artikel met de titel "A processing-in-pixel-in-memory paradigm for resource-constrained TinyML applications". Volgens de...

DNN-Opt, een nieuw op Deep Neural Network (DNN) gebaseerd black-box-optimalisatiekader voor analoge dimensionering

Dit technische artikel getiteld "DNN-Opt: An RL Inspired Optimization for Analog Circuit Sizing using Deep Neural Networks" is een co-auteur van onderzoekers van The University...

Gemmini: open-source, full-stack DNN Accelerator Generator (DAC Best Paper)

Deze technische paper getiteld "Gemmini: Enabling Systematic Deep-Learning Architecture Evaluation via Full-Stack Integration" werd gezamenlijk gepubliceerd door onderzoekers van UC Berkeley en een co-auteur...

HW-versneller met laag vermogen voor FP16-matrixvermenigvuldigingen voor nauwe integratie binnen RISC-V-kernen

Dit nieuwe technische artikel getiteld "RedMulE: A Compact FP16 Matrix-Multiplication Accelerator for Adaptive Deep Learning on RISC-V-Based Ultra-Low-Power SoCs" werd gepubliceerd door onderzoekers van...

Laatste intelligentie

spot_img
spot_img