Veiligheidsbedreigingen zijn tegenwoordig een veelbesproken onderwerp van discussie, omdat ze een diepgaande impact kunnen hebben op de elektronische infrastructuur en apparaten die de ruggengraat van onze mondiale economieën vormen. Het is ook duidelijk dat deze bedreigingen kunnen worden geïntroduceerd tijdens het ontwerp van de apparaten waarop we in ons dagelijks leven vertrouwen.
Chiplet-gebaseerd ontwerp groeit snel en de industrie erkent dat tijdens het ontwerpproces beveiligingsmaatregelen moeten worden genomen om ervoor te zorgen dat er geen beveiligingsbedreigingen worden geïntroduceerd – onbedoeld of met kwade bedoelingen. Deze bedreigingen vallen over het algemeen in een van twee categorieën. De eerste zijn de onbedoelde hardwarebedreigingen (circuits) die een bijproduct kunnen zijn van geautomatiseerde circuitontwerptechnologieën die worden gebruikt om complexe chips te maken. De tweede categorie omvat hardware, zoals Trojaanse paarden, die kwaadwillig en opzettelijk aan het ontwerp worden toegevoegd en verborgen kunnen blijven in het ontwerp totdat ze worden geactiveerd door specifieke signalen of patronen.
Chiplets kunnen uit veel verschillende bronnen afkomstig zijn en tegelijkertijd neemt de vraag vanuit de industrie naar nieuwe, op chiplets gebaseerde ontwerpen toe. De industrie moet onder ogen zien dat de bedreigingen reëel zijn en dat het van cruciaal belang is om veiligheid in de ontwerpstroom te brengen. Om dit te bereiken zijn inbreng van de industrie, samenwerking en consensus nodig over het ondersteunen van best practices en technologieën voor het bestrijden van deze veiligheidsbedreigingen.
De ESD Alliance, een SEMI Technology Community en een bij de ESD Alliance aangesloten bedrijf Silicium zekerheid organiseren donderdag 14 maart van 9 - 10 uur PST een branchepanel en discussiewebinar. De paneldiscussie zal worden gemodereerd door Raj Gautam Dutta, CEO en mede-oprichter van Silicon Assurance, een bedrijf dat zich richt op het aanpakken van vertrouwen en veiligheidsgarantie in de chipontwerpstroom.
Panelleden komen uit een brede dwarsdoorsnede van de chipontwerpindustrie en zullen de bedreigingen bespreken die kunnen optreden tijdens de verschillende fasen van de ontwerpstroom en tijdens assemblage en testen. Ze zullen ook nadenken over de nieuwste ontwikkelingen en verschillende benaderingen die kunnen worden gebruikt om de toekomst van chiplet-gebaseerd ontwerp veilig te stellen.
Het panel bestaat uit Swarup Bhunia, Semmoto Endowed Professor en directeur van het Warren B. Nelms Institute; Steve Carlson, directeur/oplossingenarchitect, ruimtevaart- en defensieoplossingen bij Cadence Design Systems; John Hallman, Digital Verification Technology Solutions Manager voor Siemens EDA; Serge Leef, hoofd Secure Microelectronics bij Microsoft; Salman Nasir, senior technisch programmamanager van Battelle; en Ming Zhang, vice-president van R&D Acceleration bij PDF Solutions.
Sluit u bij ons aan voor een beter begrip van de omvang van de potentiële bedreigingen en hoe de industrie samen kan komen om deze aan te pakken.
Registratie voor het virtuele webinar Chiplet Security – Huidig en Toekomst is gratis. Registratiegegevens zijn te vinden op de ESD Alliance-website.
Over de ESD-alliantie
Het organiseren van webinars en andere educatieve evenementen maakt deel uit van het handvest van de ESD Alliance om de groei van de elektronische systeemontwerpindustrie te bevorderen, inclusief het bevorderen van kleine, innovatieve bedrijven en het verbeteren van de efficiëntie van grote en kleine bedrijven. Ik moedig je aan om meer te weten te komen over de ESD Alliantie, een SEMI Technologie, en raad uw bedrijf aan om lid te worden als dit nog niet zo is. Wij vertegenwoordigen leden in het elektronische systeem en het ontwerp-ecosysteem van halfgeleiders als pleitbezorger voor marketing en pakken economische kwesties aan die de hele industrie aangaan. Wij fungeren als de centrale stem om de waarde van het halfgeleiderontwerp-ecosysteem als een essentieel onderdeel van de wereldwijde elektronica-industrie te communiceren en te promoten.
Als uw bedrijf al SEMI-lid is, overweeg dan om lid te worden van de ESD Alliance door een korte aanvraag in te dienen zonder extra kosten. Als uw bedrijf nog geen SEMI-lid is, kan het zich tegelijkertijd aanmelden om lid te worden van de ESD Alliance. Er zijn geen extra lidmaatschapscontributies vereist om lid te worden van de ESD Alliance. Contacteer me op bsmith@semi.org of Paul Cohen op pcohen@semi.org als je vragen hebt.
Lees ook:
Informatiestroom volgen bij RTL. Innovatie in verificatie
Robuuste beveiligingsoplossingen voor evoluerende cyberbedreigingen
Cyber-fysieke beveiliging van chip tot cloud met post-kwantumcryptografie
Deel dit bericht via:
- Door SEO aangedreven content en PR-distributie. Word vandaag nog versterkt.
- PlatoData.Network Verticale generatieve AI. Versterk jezelf. Toegang hier.
- PlatoAiStream. Web3-intelligentie. Kennis versterkt. Toegang hier.
- PlatoESG. carbon, CleanTech, Energie, Milieu, Zonne, Afvalbeheer. Toegang hier.
- Plato Gezondheid. Intelligentie op het gebied van biotech en klinische proeven. Toegang hier.
- Bron: https://semiwiki.com/chiplet/341883-esd-alliance-and-silicon-assurance-host-industry-panel-discussion-on-chiplet-security/
