제퍼넷 로고

FMEDA 재사용 시간?

시간

설계자는 전자 시스템의 안전성을 어떻게 수량화합니까? 고장 모드, 영향 및 진단 분석(FMEDA)이라는 하나 이상의 테이블을 통해. 실제로 FMEDA는 테이블일 필요는 없습니다. 이는 스크립트나 다른 형식으로 나타날 수 있지만 이 정보를 생각하는 가장 쉬운 방법은 표입니다. 개념이 SoC(시스템 온 칩)로 쉽게 확장되므로 IP용 FMEDA를 생각해 보세요. 표에는 IP 전문가가 심각한 안전 문제로 이어질 수 있다고 생각할 수 있는 각 실패 모드에 대한 행이 있습니다. 해당 고장 모드에 대한 식별 정보 뒤에는 영향, 즉 발생할 수 있는 안전 문제에 대한 설명이 나와 있습니다. 결함 시뮬레이션을 통해 안전 엔지니어는 해당 문제로 이어지는 근본 원인 문제의 가능성을 결정합니다. 가능성이 큰 경우 설계자는 문제를 감지하기 위한 패리티 검사나 문제를 수정하기 위한 오류 수정 코드(ECC) 검사와 같은 완화 기술을 제안합니다. 완성된 FMEDA는 해당 IP에 대한 포괄적인 안전 품질 문서를 ​​나타내며, SoC 통합업체가 전체 설계에 대한 FMEDA를 결정할 때 사용할 수 있는 특성화입니다.

그림 1: FMEDA를 만드는 데 있어 여러 가지 문제.

확장성

이 접근 방식에는 문제가 있습니다. 이 경우 FMEDA는 모든 IP가 하드인 경우 허용될 수 있는 IP 안전성의 평면적 특성입니다. IP의 다른 측면을 특성화할 때 설계자는 FMEDA를 구축하고 이를 IP와 함께 저장한 다음 SoC 특성화에서 해당 테이블을 사용할 수 있습니다. 요즘 대부분의 IP는 NoC(Network-On-Chip)와 같이 구성 가능합니다. 모든 사례를 처리할 수 있는 FMEDA를 구축할 수는 없습니다. SoC 개발자는 사용될 구성에 맞게 FMEDA를 구축해야 합니다. IP 공급업체는 도움말과 힌트를 제공할 수 있지만 모든 분석은 통합업체가 수행해야 합니다. 설계 중에 구성이 변경되면 해당 FMEDA를 다시 구축해야 합니다.

직관적으로 이것은 낭비입니다. NoC IP를 다시 생각해 보세요. NoC의 인스턴스화된 토폴로지는 설계가 발전함에 따라 변경될 수도 있지만 근본적으로 변경되지는 않을 가능성이 높습니다. 그리고 이러한 변경이 FMEDA에 미치는 영향은 더욱 제한될 것입니다. 재구성할 때마다 FMEDA를 처음부터 다시 구축하면 변경되지 않은 많은 부분이 무시됩니다. 다른 경우에는 이전 결과에서 예측 가능한 변화가 있습니다. 각 재구성을 다시 분석하면 효과가 있지만 설계 크기가 커짐에 따라 확장성 문제가 발생합니다. 제대로 확장되지 않는 프로세스에서는 단계가 누락될 수 있으며 안전성이 손상될 수 있습니다. 통합업체의 경우 FMEDA를 재구축하는 것은 이미 꽉 찬 설계 일정에서 엄청난 작업입니다. 그러한 노력을 줄이면 그들의 삶이 더 쉬워질 수 있습니다.

모델링을 통한 재사용

Arteris는 재사용을 통해 이 문제를 어떻게 해결할 수 있는지에 대한 미래 지향적인 백서를 작성했습니다. FMEDA의 중요한 측면은 IP 아키텍처 및 세부 특성화에 대한 이해를 바탕으로 IP 공급업체가 개발한 안전 모델에 포착될 수 있습니다. 통합자는 이러한 모델과 IP RTL에 대한 컴파일러 도면을 사용하여 완벽하게 구성된 IP에 대한 FMEDA를 구축할 수 있습니다. 이는 통합자에게 훨씬 쉬운 작업입니다. SoC 안전 팀은 승인 전에 이중 확인을 위해 전체 평면 FMEDA를 실행할 수 있습니다. 모든 재구성에는 분석이 필요하지 않습니다.

그림 2: 제안된 FMEDA 생성 프로세스.

컴파일러는 통합자를 위한 기존 FMEDA 테이블을 구축하거나 SoC FMEDA 생성에 사용하기 위해 스크립트 기반 도구에 스크립트를 전달할 수 있습니다. 오늘날 이러한 통합 수준은 주로 대형 자동차 반도체 회사 내부에서 이루어지는 것으로 보입니다. 일반적으로 이 스크립트는 통합 패브릭, 전원 및 제어를 위해 FMEDA를 사용하여 IP 수준 테이블을 집계합니다. 상황 내 요구 사항과 사용 가정을 추상적 오류 모드에 적용하는 설계자는 관심 있는 사용 사례를 만듭니다. FMEDA 조직을 표준화할 수 있는 기회가 있으며, 이를 통해 여러 IP 공급업체의 입력을 종합하는 것을 단순화할 수 있습니다. 개발 제안인 IEEE P2851은 이러한 노력을 가능하게 해야 합니다. 또한 집계 및 추상화에 대한 표준을 정의하는 데 도움이 될 수도 있습니다. 이는 IP용 FMEDA 개발부터 SoC용 FMEDA 개발까지의 흐름을 완전히 자동화하는 상용 도구 개발을 장려할 것입니다.

자동화에서 또 하나 고려해야 할 사항은 추적성입니다. 안전 요구 사항은 자동차 전자 장치의 시스템 요구 사항에서 중요한 구성 요소이며 설계 및 테스트와 함께 추적성 인프라에 연결되어야 합니다. 추적성 자동화를 추가하면 안전 특성화를 개발하고 추적하기 위한 강력한 시스템이 완성됩니다.

여기에서 지금 확인해 보세요. 이 주제에 대한 백서를 다운로드하려면 또한 이 주제에 대한 프레젠테이션도 제공됩니다. 여기에서 지금 확인해 보세요..

스테파노 로렌치니

  (모든 게시물)

Stefano Lorenzini는 Arteris IP의 동료이자 기능 안전 관리자입니다. Lorenzini는 Arteris IP, Alcatel Microelectronics, Cadence Design Systems, Ericsson, Intel, ST Microelectronics 및 Yogitech에 걸쳐 25년 이상의 안전하고 안전한 SoC 설계 및 아키텍처 경험을 보유하고 있습니다. 그는 지난 18년 동안 IEC 61508 및 ISO 26262 표준으로 규제되는 SoC 기능 안전 애플리케이션을 관리했습니다. 그는 이탈리아 피사 대학교에서 전자 공학 석사 학위를 취득했습니다.

spot_img

최신 인텔리전스

spot_img