제퍼넷 로고

태그: 액셀러라

디자인 도구 싱크탱크 필수

시스템 및 디자인 ...

톱 뉴스

혼합 신호 검증의 중요성이 커지고 있습니다 – Semiwiki

나는 혼합 신호 주제가 디지털과 분리되어 전문가에게 맡길 수 있다는 가정 하에 역사적으로 혼합 신호 주제를 피했습니다. 그 단순한 뷰는 더 이상...

#60DAC에서 Accellera 및 클록 도메인 교차 – Semiwiki

Accellera는 #60DAC에서 오찬 패널 토론을 후원했기 때문에 등록하고 참석하여 최신 작업 그룹 중 하나에 대해 자세히 알아보았습니다.

EDA 4.0과 AI 기반 혁명에 오신 것을 환영합니다

Dan Yu, Harry Foster, Tom Fitzpatrick 작성 EDA 4.0 시대에 오신 것을 환영합니다. 여기서 우리는 전자 설계의 혁명적인 변화를 목격하고 있습니다...

Defacto의 SoC Compiler 10.0은 SoC 구축 프로세스를 매우 쉽게 만들어줍니다.

우리는 2016년부터 Defacto와 함께 일해 왔으며 꽤 긴 여정이었습니다. 전체 시스템을 칩에 넣는 것은...

FPGA 기능 검증 상태

이전에 IC 및 ASIC 기능 검증에 대해 블로그에 올렸으므로 오늘은 FPGA 기능 검증 상태로 마무리할 시간입니다....

IC 및 ASIC 기능 검증 현황

2002년에 Collett International Research에서 기능 검증에 대한 연구가 있었고 2010년부터 Wilson Research Group은 계속해서...

Ready, Set, Go: 3D-IC로 무어의 법칙 능가

Anthony Mastroianni와 Gordon Allan이 작성한 Siemens EDA 3D IC는 이기종 고급 패키지 기술을 세 번째로 확장한 흥미롭고 유망한 제품입니다.

AMS를 포함하도록 UVM의 이점 확장: Accellera의 UVM-AMS 표준 개발에 대한 업데이트

Tom Fitzpatrick과 Peter Grove SoC 팀은 설계 및 검증 그룹으로 나눌 수 있습니다. 디지털 설계의 경우 UVM(Universal Verification Methodology), ...

Accellera 업데이트: CDC, 안전 및 AMS

저는 최근 Accellera의 회장이자 Qualcomm의 엔지니어링 수석 이사인 Lu Dai로부터 업데이트를 받았습니다. 그는 항상 이야기하는 것이 즐겁습니다 ...

IP 및 SoC 공동 개발 PSS로 펌웨어 구현

시장 출시 요구 사항이 항상 까다롭기 때문에 모든 시스템 개발 프로젝트에서 IP와 펌웨어를 공동 개발하는 것이 필수적입니다. 하지만 그렇다고 해서 작업이 더 쉬워지는 것은 아닙니다. 개발 중인 시스템의 복잡성에 따라 작업이 더 어려워집니다. 예를 들어, IP의 다른 부분은 다양한 팀의 출력일 수 있습니다. 상세 보기

포스트 IP 및 SoC 공동 개발 PSS로 펌웨어 구현 첫 번째 등장 세미 위키.

통합 전원 형식 작업

Accellera 조직은 통합 전원 형식 (UPF)는 2006년에, 그리고 2007년에는 버전 1.0을 공유하여 칩 설계자가 IP 블록과 전체 칩의 전력 의도를 전달할 수 있는 표준 방법을 갖게 되었습니다. 2009년까지 IEEE는 UPF에 대한 Accellera 기부를 받고 여러 초안을 검토하고 출판했습니다. 상세 보기

포스트 통합 전원 형식 작업 첫 번째 등장 세미 위키.

최신 인텔리전스

spot_img
spot_img