ゼファーネットのロゴ

2023 年のトップテクノロジービデオ

日付:

2023 年には、ヘテロジニアス インテグレーション、RISC-V、高度なノード ロジック スケーリングと高度なパッケージングが半導体業界を支配していました。これらのトピックはすべてカンファレンスでの深い議論を引き起こし、半導体エンジニアリングの最も人気のあるビデオの主題となりました。

2023 年に公開された動画のうち、XNUMX つのチャンネルからのハイライトを以下に示します。

製造、包装、材料
テスト、測定、分析
パワーとパフォーマンス
自動車、セキュリティ、パーベイシブ コンピューティング
システムとデザイン

製造、包装、材料

  • 高NA EUVの進歩と問題点 このテクノロジーがいつ登場するのか、まだ解決する必要がある問題は何か、次に何が起こるのかについて説明します。
  • 5G および 6G のパッケージ化における課題 パッケージ内のアンテナ、パッケージ上のアンテナ、フレキシブル回路、およびさまざまな基板に関するトレードオフについて説明します。
  • 異種統合の課題 不均一な経年劣化、反り、さまざまな機械的ストレスに加え、考えられる利点まで、さまざまな問題を掘り下げます。
  • 高度なパッケージのテストの課題 より多くの接点、さまざまな取り扱い要件、テストに必要な熱条件、パッケージ内のばらつきなどの問題に焦点を当てています。
  • 曲線マスク描画がチップ設計に与える影響 何を変更する必要があるか、設計ルールへの影響、および曲線形状を使用すると製造ルール デックが縮小する理由について説明します。

テスト、測定、分析

パワーとパフォーマンス

  • IC 性能の向上がメモリに与える影響 パフォーマンスの向上に伴い信頼性を向上させるために考慮する必要がある要素と、何をモデル化する必要があるかを詳しく掘り下げます。
  • HBM で電力が費やされる場所 パフォーマンスを向上させ、メモリ側の電力を削減するために何ができるか、そしてそのトレードオフは何になるかを検討します。
  • エッジで適切なメモリを選択する コスト、帯域幅、電力、アプリケーション、さらにはデータそのものに関わるトレードオフに焦点を当てています。
  • メモリ設計の変更 ビッグ データ アプリケーションが密度、メモリのスタックに及ぼす影響、および信頼性とワットあたりのパフォーマンスに対する懸念の増大を調査します。
  • グリッチ電力の計算に関する問題 グリッチの原因、新しいプロセス ノードと異種統合によるグリッチの影響、さまざまなワークロード、より高い動的電力、熱の影響、経年劣化の影響を詳しく掘り下げます。

自動車、セキュリティ、パーベイシブ コンピューティング

  • FPGA を SoC に組み込む際の PPA の改善 何が変化し、なぜそれが今起こっているのかを調べます。
  • プログラム可能な汎用 I/O 汎用 I/O にプログラマビリティを追加して、柔軟性を高め、在庫を減らし、陳腐化を減らすことについて話しています。
  • エッジでの 100G イーサネット レイテンシを短縮するためにこのテクノロジーがどのようにデータのより高速な導管を必要とするのか、エッジで何が変化するのか、そしてその理由について説明します。
  • 車載向けLPDDRフラッシュ 自動車設計における新しいゾーン コントローラーと、それらに対応するためにメモリ アーキテクチャを変更する必要がある理由を詳しく説明します。
  • 物理的に認識された NoC NoC エリアを縮小し、セキュリティを向上させ、市場投入までの時間を短縮する方法を検討します。
  • ダイツーダイのセキュリティ ヘテロジニアス統合がセキュリティに及ぼす影響、マルチテナント データセンターのリスク、ミッション クリティカルおよびセーフティ クリティカルな市場でチップの予想寿命が延びると何が起こるかを詳しく掘り下げています。
  • センサーとセンシングへの新しいアプローチ 複雑な電源管理、レーダー、増加するインテリジェンスを含むセンサーの新しい市場、およびそれらが将来どこでどのように使用される可能性があるかをカバーしています。
  • テストへのセキュリティの追加 デバイスが古くなると何が起こるか、構成可能なセキュリティ分析の組み込みが推進されている理由、およびこの新しいテクノロジーを使用してユーザーにサイバー攻撃を警告する方法について説明します。
  • 宇宙用チップの設計 巨大な温度変動と放射性粒子の増加が、単一イベントの混乱、過渡現象、機能中断、ラッチアップをどのように引き起こす可能性があるか、また問題発生後に問題を解決するために何が必要かについて説明します。

システムとデザイン

  • RISC-Vプロセッサの検証 割り込みなどの非同期イベントを検証する必要性、参照モデルと RTL を比較する方法、ハードウェア/ソフトウェアの共同設計とアーキテクチャ分析の必要性について説明します。
  • マルチダイ統合 異種チップがパーティション、レイアウト、および熱に関してどのように課題を引き起こすかを説明します。
  • ML がチップ設計に与える影響 ATPG パターンやアナログ回路の最適化から製造の改善まで、あらゆるものに機械学習をどのように使用できるかを検討します。
  • アプリケーションに最適化されたプロセッサー パケットを順不同で処理することがパフォーマンスと電力の最適化に役立つ理由と、電圧と周波数のスケーリングとクロック ゲーティングをいつ使用するかについて詳しく説明します。
  • 新しい製造プロセスの導入における課題 ウェハー上に何を印刷できるかを決定する手順、欠陥密度を減らす方法、その他の懸念事項について説明します。
  • RTL 再構築の問題 グループ化とグループ解除、再ペアレント化、接続の論理的な切断、論理階層を物理階層にマップする必要がある理由、およびエラーが入り込む可能性のある場所を調べます。
  • 高速 SerDes 用の DSP テクニック SerDes、PCIe、NRZ、PAM4 における継続的なパフォーマンス向上の必要性と、これらのテクノロジーの進化に伴うその他の変化について説明します。
  • RISC-Vのコーデ​​ィングとデバッグ フロントエンドの高級プログラミング言語を使用して RISC-V 設計のコードを開発し、その後に最適化を行ってアセンブリまたはオブジェクト ファイルを生成する手順を概説し、LLVM がもたらすものについて説明します。 2K
  • メモリと高速デジタル設計 問題を解決するためにシミュレーションをどのように適用できるか、何をテストするか、新しいメモリによって最適な信号パターンの実現がより困難になる理由について説明します。
  • AI による AI の生産性の向上 エンジニアが AI を活用して、より多くの設計要素をさらに押し進める方法について説明します。

半導体エンジニアリングのビデオをさらにご覧になりたい場合は、完全なリストをご覧ください。 こちら.

リズ・アラン

  (すべての投稿)

リズ・アランは、Semiconductor Engineering 社の副編集長です。

スポット画像

最新のインテリジェンス

スポット画像