Một bài báo kỹ thuật có tiêu đề “RevaMp3D: Kiến trúc lõi bộ xử lý và phân cấp bộ nhớ đệm cho các hệ thống có bộ nhớ và logic tích hợp nguyên khối” đã được xuất bản bởi các nhà nghiên cứu tại ETH Zürich, KMUTNB, NTUA và Đại học Toronto.
Tóm tắt:
“Những tiến bộ công nghệ nano gần đây cho phép tích hợp 3D nguyên khối (M3D) của nhiều lớp bộ nhớ và logic trong một chip duy nhất với các kết nối chi tiết. Công nghệ M3D dẫn đến băng thông bộ nhớ chính cao hơn đáng kể và độ trễ ngắn hơn so với các hệ thống xếp chồng 3D hiện có. Chúng tôi cho thấy nhiều khối lượng công việc khác nhau trên hệ thống M3D hiện đại cho thấy sự tắc nghẽn về hiệu suất và năng lượng chuyển từ bộ nhớ chính sang hệ thống phân cấp bộ nhớ cache và lõi. Do đó, cần phải xem lại các thiết kế lõi và bộ nhớ đệm hiện tại đã được điều chỉnh thông thường để giải quyết tình trạng tắc nghẽn bộ nhớ.
Mục tiêu của chúng tôi là thiết kế lại hệ thống phân cấp lõi và bộ nhớ cache, dựa trên những đánh đổi về cơ bản mới của M3D, để mang lại lợi ích cho nhiều khối lượng công việc. Để kết thúc, chúng tôi thực hiện hai bước. Đầu tiên, chúng tôi thực hiện khám phá không gian thiết kế của bộ nhớ cache và các thành phần chính của lõi. Chúng tôi nhấn mạnh rằng trong các hệ thống M3D, (i) xóa bộ nhớ cache cấp cuối cùng được chia sẻ dẫn đến các lợi ích về hiệu suất tương tự hoặc lớn hơn so với việc tăng kích thước hoặc giảm độ trễ; (ii) cải thiện độ trễ L1 có tác động lớn đến việc cải thiện hiệu suất; (iii) các đường ống rộng hơn ngày càng có lợi; (iv) tác động đến hiệu suất của việc đầu cơ chi nhánh và đầu cơ đường ống tăng lên; (v) các chương trình đồng bộ hóa hiện tại hạn chế việc tăng tốc độ song song. Thứ hai, chúng tôi đề xuất một hệ thống M3D được tối ưu hóa, RevaMp3D, trong đó (i) sử dụng kết nối chặt chẽ giữa các lớp logic, chúng tôi tăng chiều rộng đường ống một cách hiệu quả, giảm độ trễ L1 và cho phép đồng bộ hóa chi tiết; (ii) sử dụng bộ nhớ chính có băng thông cao và tiết kiệm năng lượng, chúng tôi giảm bớt tắc nghẽn đầu cơ và năng lượng khuếch đại bằng cách ghi nhớ các lệnh lặp đi lặp lại được tìm nạp, giải mã và sắp xếp lại và tắt các phần liên quan của đường ống lõi khi có thể. RevaMp3D trung bình cung cấp tốc độ tăng 81%, giảm 35% năng lượng và diện tích nhỏ hơn 12.3% so với hệ thống M3D cơ bản. ”
Tìm giấy kỹ thuật ở đây. Xuất bản tháng 2022 năm XNUMX.
arXiv: 2210.08508v1. Tác giả: Nika Mansouri Ghiasi, Mohammad Sadrosadati, Geraldo F. Oliveira, Konstantinos Kanellopoulos, Rachata Ausavarungnirun, Juan Gómez Luna, Aditya Manglik, João Ferreira, Jeremie S. Kim, Christina Giannoula, Nandita Vijaykumar, Jisung Park, Onur Mutisung.
Đọc liên quan
Những thay đổi cơ bản trong kiến trúc chip
Các phương pháp tiếp cận bộ nhớ mới và những thách thức trong việc mở rộng CMOS chỉ ra những thay đổi căn bản - và những cải tiến tiềm năng rất lớn - trong các thiết kế bán dẫn.
Các bộ xử lý trong tương lai sẽ trông như thế nào
CTO của AMD Mark Papermaster nói về lý do tại sao cần phải có các kiến trúc không đồng nhất để đạt được những cải tiến trong PPA.
Đối phó với nhiệt trong các kiến trúc máy tính bộ nhớ gần
Việc rút ngắn đường dẫn dữ liệu giữa bộ xử lý và bộ nhớ có thể hữu ích, nhưng không phải lúc nào cũng vậy.
