Các nhà nghiên cứu tại Imec đã xuất bản một bài báo kỹ thuật có tiêu đề “Những thách thức trong tích hợp quy mô Wafer của chất bán dẫn 2D cho mạch bán dẫn hiệu suất cao”.

“Việc giới thiệu các mạch dựa trên 2D có tỷ lệ cao cho các ứng dụng logic hiệu suất cao trong sản xuất dự kiến ​​sẽ được thực hiện sau các thiết bị CFET dựa trên Si-sheet. Ở đây, một cái nhìn về các yêu cầu cần thiết để tích hợp đầy đủ wafer của các mạch logic dựa trên 2D được mở rộng mạnh mẽ, trạng thái của sự phát triển và định nghĩa các khoảng trống cần được bắc cầu được cung cấp. Ngày nay, các phương tiện thử nghiệm điển hình cho các thiết bị 2D là các thiết bị một tờ được tích hợp hoàn toàn trong môi trường phòng thí nghiệm, nhưng việc chuyển giao sang một thiết bị có quy mô lớn hơn trong môi trường fab đã được chứng minh, ”bài báo viết.

Tìm giấy kỹ thuật ở đây. Xuất bản tháng 2022 năm XNUMX.

Schram, T., Sutar, S., Radu, I., Asselberghs, I., Những thách thức của tích hợp quy mô Wafer của bán dẫn 2D cho mạch bóng bán dẫn hiệu suất cao. Tiến lên Mater. 2022, 2109796. https://doi.org/10.1002/adma.202109796.

Đọc liên quan
Vật liệu mới mở ra cánh cửa cho các thiết bị mới
Vật liệu 2D thêm vào những thách thức về quy trình, nhưng mang lại lợi ích hiệu suất đáng kể.Những thay đổi lớn trong kiến ​​trúc, bóng bán dẫn, vật liệu
Ai đang làm những gì trong chip thế hệ tiếp theo và khi nào họ mong đợi làm điều đó.
Có gì khác biệt về bóng bán dẫn thế hệ tiếp theo
Advanced etch giữ chìa khóa cho các FET dạng nanô; con đường tiến hóa cho các nút trong tương lai.
Giá cao của các tính năng nhỏ hơn
Trong ngăn xếp phơi nhiễm NA cao, điện trở chỉ là bước khởi đầu.