Các thước đo truyền thống về chất bán dẫn đang trở nên ít ý nghĩa hơn trong các thiết kế tiên tiến nhất. Số lượng bóng bán dẫn được đóng gói trong một cm vuông chỉ quan trọng nếu chúng có thể được sử dụng và hiệu suất trên mỗi watt sẽ không liên quan nếu không thể cung cấp đủ năng lượng cho tất cả các bóng bán dẫn.
Sự đồng thuận trong toàn ngành công nghiệp chip là chi phí cho mỗi bóng bán dẫn đang tăng lên ở mỗi nút quy trình mới, nhưng có rất nhiều biến số cần xem xét nên không ai có thể nói chắc chắn là bao nhiêu hoặc thậm chí liệu điều đó có đúng trong mọi trường hợp hay không. Việc so sánh trực tiếp gần như không thể thực hiện được vì các thiết kế ngày càng được tùy chỉnh cho các lĩnh vực cụ thể. Và mặc dù mật độ bóng bán dẫn tiếp tục tăng nhưng nó không còn tăng gấp đôi ở mỗi nút mới nữa. Ngay cả trong các thiết kế song song ồ ạt, nơi có tỷ lệ dự phòng cao, ít nhất một phần lợi ích đạt được nhờ thu nhỏ các tính năng sẽ được sử dụng cho các dây dày hơn để tránh quá nhiệt trong các đường dẫn dữ liệu quan trọng, cho logic bộ điều khiển hoặc cho một số chức năng chuyên biệt có thể chỉ áp dụng cho một ứng dụng duy nhất hoặc một trường hợp sử dụng cụ thể.
Rahul Goyal, phó chủ tịch kiêm tổng giám đốc phụ trách hệ sinh thái thiết kế và sản phẩm tại Intel cho biết: “Tất cả đều phụ thuộc vào khối lượng công việc tùy chỉnh và silicon tùy chỉnh cũng như cách chúng tôi thiết kế và xác thực nó cho một ứng dụng cụ thể”. “Đó là một loại mô hình dành riêng cho ứng dụng hơn vì nó quá đắt để có thể cung cấp mọi thứ cho mọi người và để có một con chip hoàn hảo, được xác thực đầy đủ cho mọi ứng dụng. Bạn thực sự phải quay lại mô hình ca sử dụng.”
Hình 1: Sự trỗi dậy của các kiến trúc dành riêng cho miền. Nguồn: AMD/Hot Chips 34
Mỗi thiết kế đều có những ràng buộc riêng và những thiết kế cao cấp hơn thường có nhiều ràng buộc hơn. Ví dụ, trong chip 5nm hoặc 3nm, thật khó để cung cấp năng lượng cho hàng tỷ bóng bán dẫn được đóng gói chặt chẽ. Và tùy thuộc vào kiến trúc và cách bố trí, mật độ nhiệt có thể quá cao để sử dụng tất cả chúng cùng một lúc. Nhưng chúng có thể được bật và tắt một cách linh hoạt khi cần thiết, một cách tiếp cận có thể ngăn chặn hiện tượng quá nhiệt và kéo dài tuổi thọ của chip.
Ngoài ra, nguồn điện có thể được định tuyến ở mặt sau của con chip để giảm bớt tình trạng tắc nghẽn. Điều đó làm tăng thêm độ phức tạp trong sản xuất và đóng gói cũng như chi phí. Tuy nhiên, việc chọn cách tiếp cận tốt nhất tùy thuộc vào ứng dụng và các số liệu truyền thống không giúp ích được gì.
Kevin Zhang, phó chủ tịch phát triển kinh doanh tại TSMC cho biết: “Việc cung cấp năng lượng phía sau đã được thực hiện từ khá lâu. “Vấn đề vẫn là sự cân bằng giữa sự phức tạp và lợi ích. Chúng tôi nghĩ rằng 2nm có thể là nơi thích hợp để tích hợp. Bạn phải bằng cách nào đó lật nó lại để xử lý mặt bên kia, và đôi khi bạn phải làm mỏng tấm bán dẫn để tạo kết nối từ mặt bên kia. Vì vậy, có những thách thức về cơ học và cũng có những thách thức về nhiệt.”
Nói một cách đơn giản, thiết kế chip đang trở thành một chuỗi phức tạp của sự đánh đổi và thử nghiệm, và một kích thước không còn phù hợp với tất cả. Nó đòi hỏi phải lập kế hoạch và thử nghiệm nhiều hơn trước đó trong quy trình thiết kế, nhiều mô phỏng, mô phỏng và tạo nguyên mẫu hơn trong các giai đoạn xác minh và gỡ lỗi, đồng thời dành nhiều thời gian hơn cho các quy trình khác nhau - kiểm tra, đo lường, kiểm tra, ăn mòn và lắng đọng - trong quá trình sản xuất, thường sử dụng nhiều điểm chèn cho cùng một (hoặc cùng loại) thiết bị. Ngay cả việc di chuyển cùng một thiết kế sang nút quy trình tiếp theo cũng đòi hỏi nhiều kỹ thuật hơn ở mọi cấp độ và nhiều bước quy trình hơn. Và tùy thuộc vào tuổi thọ của chip ở các thị trường khác nhau, chi phí cần được xem xét trong bối cảnh của hệ thống theo thời gian, thay vì sử dụng các công thức tĩnh dựa trên số lượng bóng bán dẫn, hiệu suất trên mỗi watt hoặc thậm chí là thời gian để đạt đủ năng suất.
Tiêu thụ điện năng, phân phối và các hiệu ứng nhiệt sinh ra là những mối quan tâm phổ biến và chúng tác động đến mọi bước của quy trình từ thiết kế đến sản xuất, từ quy hoạch sàn đến vật liệu.
David Fried, phó chủ tịch cho biết: “Mọi thứ trở nên khó khăn hơn khi bạn phải cung cấp năng lượng cho các lớp nền phía dưới, nơi bạn có những đường nét đặc biệt tinh tế và bạn phải chuyển từ lưới điện thống nhất được phân bổ độc đáo xuống các phần cực kỳ cụ thể của mạch điện”. của các sản phẩm tính toán tại Nghiên cứu Lam. “Đây là lúc chúng tôi bắt đầu thấy có rất nhiều thách thức. Dựa trên những gì chúng tôi đã học được trong 20 năm qua về di chuyển điện, di chuyển ứng suất và TDDB (sự cố điện môi phụ thuộc vào thời gian) ở mặt sau đồng, chúng tôi đã tạo ra các lớp lót tương đối dày ở M0 và M1 để có thể sử dụng đồng thành công để phân phối điện. Vào cuối ngày, khi các dòng của bạn thu nhỏ lại, bạn sẽ có nhiều lớp lót hơn và ít đồng hơn ở các dòng phía sau phía dưới này. Các đường dây bây giờ chủ yếu là lớp lót và những lớp lót này có điện trở cao hơn nhiều. Chúng tôi bắt đầu thấy sự ra đời của các phương pháp không cần lớp lót, bao gồm lớp lót siêu mỏng hoặc lớp ngăn mỏng sử dụng các kim loại khác nhau.”
Các nhà sản xuất chip đã chứng kiến sự thay đổi này trong hơn một thập kỷ. Intel đã đạt được bằng sáng chế vào năm 2013 về các kết nối coban và phương pháp chế tạo nó. Kể từ đó, coban đã được sử dụng cho mọi thứ, từ các điểm tiếp xúc và kết nối cho đến các lớp lót rãnh, và nhiều thử nghiệm khác đang được tiến hành tại các xưởng đúc và trong các trường đại học để giúp giải quyết lượng nhiệt liên quan đến việc tăng mật độ năng lượng động và rò rỉ dòng điện tĩnh.
Zhang của TSMC cho biết: “Kết nối ngày càng trở nên quan trọng hơn. “Có những cách tiếp cận sáng tạo, bao gồm cả những vật liệu mới. Nếu bạn nghĩ về một đường dây đồng, phần lớn điện trở thực sự đến từ lớp rào cản. Các vật liệu mới có thể làm giảm điện trở của lớp rào cản là rất quan trọng. Những thứ như vật liệu có nhiệt độ thấp và khe hở không khí đang được nhóm R&D của chúng tôi tích cực khám phá để giảm thiểu hơn nữa các tác động ký sinh.”
Các vật liệu mới được giới thiệu một cách tiết kiệm trong quá trình sản xuất vì chúng cần được triển khai một cách nhất quán và được chứng minh trong quá trình sản xuất số lượng lớn, thường kết hợp với các quy trình khác. Các kỹ sư quy trình vẫn còn e ngại trước những khó khăn mà họ gặp phải vào năm 2000 khi họ thay thế các kết nối nhôm bằng đồng ở bước sóng 130nm. Phải có những lý do chính đáng để thực hiện những thay đổi này và việc khám phá là một quá trình liên tục.
Fried giải thích: “Cobalt có điện trở khối cao hơn đồng, nhưng vì bạn có thể sử dụng lớp lót mỏng hơn nhiều nên bạn có thể đặt nhiều coban hơn vào phích cắm hoặc vào đường dây”. “Vì vậy, mặc dù coban có điện trở khối cao hơn, nhưng thực tế là bạn có thể đưa nhiều coban vào đường dây sẽ làm giảm tổng điện trở của đường dây hoặc phích cắm. Bạn sẽ thấy một số kim loại mới được sử dụng, chẳng hạn như molypden, đang bắt đầu được sử dụng thường xuyên hơn. Thật không may, không đơn giản như việc nói rằng chúng ta sẽ thay thế đồng bằng một số kim loại khác. Sẽ có những điểm chèn cụ thể trên con chip mà tại đó chi phí của vật liệu đó — và sự tích hợp của vật liệu đó — được chứng minh theo lợi ích của mạch.”
Các công ty khác nhau, mối quan tâm khác nhau
Những lời biện minh đó ngày càng được xác định hẹp hơn. Ở cấp độ cao nhất của thang đo hiệu suất, các trung tâm dữ liệu lớn nhất được điều hành bởi các công ty như Google, Amazon, Meta, Baidu và Alibaba, tất cả đều thiết kế bộ xử lý của riêng mình để xử lý các thuật toán được phát triển nội bộ. Và trên thị trường PC và điện thoại thông minh, Apple đã thiết kế bộ vi xử lý được tích hợp chặt chẽ với phần mềm và giúp kéo dài tuổi thọ pin đáng kể so với các thiết kế chip có sẵn trước đây. Không có gì lạ khi pin MacBook kéo dài 20 giờ hoặc hơn giữa các lần sạc, so với 5 giờ trước đây.
Nhưng những số liệu này là duy nhất đối với mỗi công ty và chi phí cần thiết để thiết kế và thử nghiệm những con chip phức tạp này không còn được xem xét riêng lẻ nữa. Bộ xử lý hiện được coi là bộ phận chiến lược của các hệ thống lớn hơn nhiều và chúng có thể bao gồm nhiều thành phần khác nhau, từ CPU và GPU đến NPU. Không phải tất cả chúng đều cần được phát triển ở tiến trình 5nm hoặc 3nm và không phải tất cả chúng đều cần được sử dụng mọi lúc hoặc cho các chức năng quan trọng.
Hình 2: Các số liệu khác nhau để tính toán hiệu quả theo thời gian. Nguồn: Tesla/Hot Chips 34
Tuy nhiên, tất cả chúng đều cần hoạt động như mong đợi và theo truyền thống, điều đó được đo bằng năng suất. Nhưng có nhiều cách để duy trì năng suất mà không cần tạo ra những con chip hoàn hảo. Có thể có đủ dự phòng để bù đắp lỗi hoặc có đủ khả năng phục hồi để cho phép nó hoạt động trong phạm vi thông số kỹ thuật. Vì vậy, những gì theo truyền thống có thể được coi là một con chip xấu vẫn có thể đủ tốt.
Eric Beyne, thành viên cấp cao và giám đốc chương trình Tích hợp Hệ thống 3D của imec cho biết: “Không có gì là hoàn hảo”. “Có một mức độ thất bại nhất định có thể vượt qua các bài kiểm tra nhất định, điều này không nhất thiết phải nghiêm trọng vì bạn sẽ phát hiện ra chúng sau này trong các bài kiểm tra chức năng. Vì vậy, có những bài kiểm tra 'đủ tốt'. Và có thể có sự dư thừa, chẳng hạn như giao diện bus, nơi chúng có thể có các dòng dự phòng để mã hóa lỗi. Tất nhiên, điều này phải trả giá bằng độ trễ và độ phức tạp. Bạn có thể thiết kế giao diện của mình để có khả năng chịu lỗi, nhưng ở một mức độ nào đó, bạn sẽ phải trả giá. Và đó là sự đánh đổi lớn ở đây. Đó là chi phí hoặc mọi thứ đều hoạt động hoàn hảo như bạn mong muốn.”
Điều đó không có nghĩa là những con chip không phù hợp với một ứng dụng cũng không thể được sử dụng ở nơi khác. Mike McIntyre, giám đốc quản lý sản phẩm phần mềm tại cho biết: “Một số thị trường nhất định sẽ yêu cầu ngưỡng tương thích khác nhau”. Để đổi mới. “Mọi người đã xây dựng các khối bộ nhớ trong nhiều năm và khối bộ nhớ đó có một ngưỡng hiệu suất nhất định. Nhưng ngưỡng hiệu suất đó được đặt bởi hiệu suất chip thấp nhất trong ngăn xếp đó. Vì vậy, nếu bạn có tất cả bộ nhớ tốc độ cao trong ngăn xếp đó, thì đó sẽ là một chồng chip tương đương tốc độ cao. Nhưng nếu bạn đặt một chip nhớ tốc độ thấp vào đó, toàn bộ ngăn xếp sẽ bị giới hạn bởi hiệu suất của chip đó. Và điều đó cũng xảy ra ở cấp độ hệ thống. Bạn có con chip chất lượng tốt cho hệ thống đó và đang thâm nhập vào thị trường hiệu suất cao không? Hay bạn có loại chip chất lượng ít được biết đến hơn có thể đưa vào thị trường chung? Vì vậy, nó có thể là máy chủ, máy tính xách tay hoặc một số hệ thống máy tính tiện ích khác.”
Nhiều lựa chọn hơn, có thể là quá nhiều
Các câu hỏi quan trọng là con chip sẽ được sử dụng ở đâu và như thế nào.
Beyne của imec cho biết: “Một số công nghệ nhất định sẽ tốt cho một số giải pháp hoặc một số vấn đề nhất định. “Không phải là họ sẽ ở bên cạnh mọi thứ. Đối với những thứ như fan-in, fan-out và hệ thống trong gói, có cả một bộ công nghệ sẽ hữu ích. Nó thực sự phụ thuộc vào những gì bạn muốn giải quyết. Nếu bạn nghĩ về các mô-đun RF trong điện thoại, những cái gọi là chip đó có thể là bộ sưu tập gồm 50 thành phần khác nhau trong một gói, nhưng đây là những thành phần có ít kết nối để thực hiện, nói một cách tương đối. Vì vậy mật độ kết nối thấp. Bạn không thể làm điều tương tự đối với việc phân vùng logic bộ nhớ AI, điều này rất khác.”
Tuy nhiên, điều đang trở nên rõ ràng là hầu hết hoạt động trong ngành công nghiệp chip không diễn ra ở các nút hàng đầu, nơi các số liệu cung cấp quyền khoe khoang về số lượng bóng bán dẫn hoặc các lợi ích về năng lượng, hiệu suất và diện tích/chi phí tự động. Trớ trêu thay, hầu hết mối lo ngại về số liệu lại đang xảy ra ở các nút trưởng thành hơn, đặc biệt là với các chiplets và bao bì tiên tiến cũng như các chip có thể đủ tiêu chuẩn cho các ứng dụng như ô tô.
Về mặt đóng gói, có rất nhiều sự kết hợp có thể xảy ra mà các số liệu biến thành phân phối và xác suất thay vì các con số cố định. Kim Arnold, giám đốc phát triển của công ty cho biết: “Bao bì tiên tiến không chỉ là sự linh hoạt trong cách bật và tắt mọi thứ để khiến chúng khớp với nhau mà còn thiết kế những cách khác nhau để khiến mọi thứ khớp với nhau”. Khoa học nấu bia. “Có rất nhiều thứ sẽ thay đổi trong không gian của chúng ta. Câu hỏi bây giờ là con đường nào trong số tất cả những con đường có thể sẽ là người chiến thắng và con đường nào sẽ là những ngóc ngách.”
Thật khó để xác định điều đó ngày nay vì có quá nhiều hoạt động diễn ra. Việc xây dựng công nghệ biên và tất cả các thiết bị sẽ tận dụng điện toán biên – ô tô, thiết bị công nghiệp, thiết bị IoT, điện thoại thông minh – đang tạo ra đủ công việc cho tất cả mọi người, từ biên hàng đầu đến các nút được thiết lập tốt. Điều này thể hiện rõ trong cuộc họp thu nhập quý 2 của UMC với các nhà phân tích. Qi Don Liu cho biết: “Chúng tôi tin rằng 28 và 22 [nm] sẽ là các nút lâu dài và được hỗ trợ bởi cơ sở danh mục sản phẩm rất đa dạng”. Của UMC Giám đốc tài chính. “Trong vài năm tới, chúng tôi hy vọng nhu cầu 28 và 22 sẽ vẫn mạnh mẽ, được thúc đẩy bởi các ứng dụng như Wi-Fi 6, 6E, kết nối mạng trong khu vực GPON (mạng quang thụ động gigabit) và các ứng dụng trình điều khiển OLED.”
Vì vậy, mặc dù UMC vẫn có kế hoạch bổ sung finFET vào các sản phẩm của mình nhưng đó không phải là ưu tiên trước mắt. Jason Wang, chủ tịch UMC cho biết: “Chúng tôi sẽ tiếp tục đạt được tiến bộ trên finFET, nhưng trên quan điểm triển khai năng lực, nó có mức độ ưu tiên thấp so với các nút khác tại thời điểm này”. “Chúng tôi vẫn đang đưa 14 công ty vào lộ trình, nhưng kế hoạch triển khai công suất đáng kể vẫn chưa có trong thời gian tới.”
Cách tiếp cận đó được lặp lại tại GlobalFoundries, tập trung vào việc triển khai duy nhất tại các nút trưởng thành, thay vì triển khai nó ở các nút tiên tiến nhất, nơi có ít thiết kế hơn nhiều. Gregg Bartlett, phó chủ tịch cấp cao về công nghệ, kỹ thuật và chất lượng tại GlobalFoundries cho biết: “Bộ công cụ thiết kế đặc biệt là lĩnh vực tạo nên sự khác biệt đối với chúng tôi. “Vì vậy, ngay cả khi các đối thủ cạnh tranh của chúng tôi có khả năng hoạt động bóng bán dẫn giống hệt nhau, chúng tôi vẫn có được sản phẩm tốt hơn với PDK vì chúng tôi đã tích hợp các tính năng với các công ty EDA hoặc chúng tôi đã mô phỏng silicon với các thành phần tạo ra sản phẩm tốt hơn cho chúng tôi. Là một người đam mê silicon hoặc vật liệu, tôi luôn muốn tạo sự khác biệt cho công nghệ dựa trên hiệu suất của bóng bán dẫn, dòng điện truyền động tốt hơn, độ rò rỉ thấp hơn, khả năng tương thích nhiệt độ cao hơn. Nhưng ngày càng có nhiều vấn đề liên quan đến bối cảnh thiết kế hoặc mục đích thiết kế. Chúng tôi có nỗ lực PDK rất lớn nhằm đảm bảo rằng các công cụ EDA mà khách hàng của chúng tôi mong muốn có khả năng cung cấp thông tin cho thiết kế của họ.”
Và cuối cùng, có khả năng trộn và kết hợp hầu hết mọi thứ bằng cách sử dụng chiplets. Điều đó có nghĩa là một phần tử logic nhỏ có thể được tạo ở tiến trình 3nm hoặc thậm chí nhỏ hơn và được tích hợp bằng cách sử dụng một số sơ đồ kết nối có sẵn hoặc tùy chỉnh với chiplet 180nm trong cùng một gói. Ưu điểm ở đây là chiều thứ ba. Điều đó có thể được sử dụng để giảm các loại tiếng ồn khác nhau, cải thiện khả năng tản nhiệt và tăng năng suất, thường tăng khi kích thước vật lý của chip giảm. Điều đó thậm chí còn cho phép mật độ cao hơn ở một số thành phần, điều mà trước đây không thể đảm bảo được do những hạn chế của kỹ thuật in thạch bản mặt nạ.
"ILT đường cong có thể đạt được các cửa sổ xử lý tốt hơn so với các cửa sổ thông thường OPC, bị giới hạn ở hình dạng Manhattan (45°), Aki Fujimura, Giám đốc điều hành của D2S. “Hình dạng mặt nạ từng bị hạn chế, thực tế là nói đến các hình dạng Manhattan vì mặt nạ được viết bằng bút viết VSB (chùm tia điện tử có hình dạng thay đổi). Mọi nút công nghệ, ngay cả với EUV, ngày càng khó hơn để có được hình dạng tấm bán dẫn đồng nhất nhất có thể trong các biến thể sản xuất. Người ta đã xác định rõ ràng trong khoảng hai thập kỷ rằng tính đồng nhất tốt nhất đạt được bằng cách sử dụng các hình dạng đường cong trên mặt nạ.”
Nhưng số liệu nào áp dụng cho cách tiếp cận này?
Kết luận
Trong khi các nhà sản xuất chip và các công ty hệ thống vẫn phải chứng minh các số liệu của họ, thì giá trị thực lại phức tạp hơn nhiều và có phạm vi cụ thể hơn nhiều. Tốc độ của I/O có thể không quan trọng đối với cảm biến trên máy kéo, nhưng nó có thể rất quan trọng đối với một con chip trong ô tô kết nối với cơ sở hạ tầng hoặc ô tô gần đó. Tương tự như vậy, tốc độ xử lý có thể ít liên quan hơn trong một con chip được sử dụng để truyền phát video bên trong điện thoại di động, nhưng chúng rất quan trọng để phát hiện đường đi của tên lửa siêu thanh.
Điều này đặt ra câu hỏi về cách người tiêu dùng sẽ phân biệt giữa các thiết bị trong tương lai và nó mở ra cơ hội cho hàng loạt lựa chọn khả thi về cách các công ty hệ thống có thể kết hợp nhiều phần khác nhau lại với nhau. Nhưng ít nhất trong ngắn hạn, có thể sẽ còn nhiều nhầm lẫn hơn nữa. Các số liệu luôn xác định cấu trúc chip trong 50 năm qua đang trở nên ít liên quan hơn và những số liệu thực sự quan trọng có thể quá phức tạp để giải thích.
Đọc liên quan
Những thay đổi lớn trong kiến trúc, bóng bán dẫn, vật liệu
Ai đang làm những gì trong chip thế hệ tiếp theo và khi nào họ mong đợi làm điều đó.
Chia tỷ lệ, Đóng gói nâng cao hoặc cả hai
Số lượng các lựa chọn ngày càng tăng, nhưng danh sách những sự đánh đổi cũng vậy.
