Yarı iletken endüstrisinde iyi tanınan Atiq Raza, "16nm'nin altında basit yongaların olmayacağını" gözlemledi. Bununla, yalnızca karmaşık ve dolayısıyla yüksek değerli SoC'lerin derin mikron altı tasarımın maliyetlerini haklı çıkardığını kastediyordu. Bu tür tasarımlar için, özellikle şimdi 7nm ve 5nm'de, PPA hedeflerine ulaşmak zorlaşıyor. Yer ve rota teknolojileri ve ekipler sorun değil - her zamanki gibi yetenekliler. Sorun, mimari ve mantıksal tasarım ile fiziksel uygulama arasında giderek artan güçlü bağlantıda yatmaktadır. Blok düzeyinde tasarım/fiziksel bağlantı iyi anlaşılmıştır ve fiziksel sentez yoluyla ele alınmıştır. Bununla birlikte, 16nm'nin altında, yerleştirilmesi ve yönlendirilmesi giderek zorlaşan ve kaçırılan pazar pencereleri nedeniyle proje gecikmelerine ve hatta SoC proje iptallerine neden olan geçerli SoC mimarileri tasarlamak oldukça mümkündür.

Bu neden bu kadar zorlaştı?

Fiziksel uygulama nihayetinde bir optimizasyon problemidir. Ara bağlantı bileşenlerinin yerleşimini ve kat planındaki bloklar arasındaki bağlantıları bulmak, bu performans ve alanda optimum bir performans sağlayacak. Aynı zamanda bir dizi kısıtlamaya uyum sağlarken ve makul bir program dahilinde hedef spesifikasyonları karşılar. "Optimum" ile kastettiğiniz şeyden taviz vermeye hazırsanız, ilk hedef her zaman mümkündür. İkinci hedef, büyük ölçüde optimizasyonun nerede başladığına ve her yeni yinelemenin iyileştirilmiş bir sonuç bulmak için ne kadar zaman harcadığına bağlıdır. Gerekli özellikleri sağlayacak bir noktadan çok uzakta başlayın veya bu noktayı bulmak için adımları yinelemek çok uzun sürerse üründe sorunlar yaşanır.

Bu her zaman böyleydi, ancak gelişmiş süreçlerdeki SoC entegrasyonları çok daha büyüyor. Yüzlerce blok ve on binlerce bağlantı, optimizasyon alanının boyutunu genişletiyor. Daha fazla saat ve güç alanı, daha fazla boyut ve kısıtlama ekler. Güvenlik gereksinimleri, uygulamayı doğrudan etkileyen mantık ve daha fazla kısıtlama ekler. Tutarlı ağlar, büyük gecikmeler tutarlı etki alanlarında garantili performansı aşağı çektiğinden, daha fazla kısıtlama ekler. Öngörülemeyen dış hatlara sahip bu genişleyen, çok boyutlu ve karmaşık kısıtlı optimizasyon alanında, kapanışı bulmanın zorlaşması şaşırtıcı değil.

Çok daha düşük riskli bir yaklaşım, tasarım ve uygulama arasındaki uzun yineleme döngülerine bağlı olmaksızın, iyi bir çözüme makul ölçüde yakın bir noktada başlatır ve yönlendirir.

Fiziksel olarak bilinçli NoC tasarımı

Bir SoC'deki entegrasyon ara bağlantısı, bu sorunun merkezinde yer alır. Uzun teller, zamanlama kapanmasını bozan uzun gecikmeler yaratır. Ortak kanallardan geçen birçok kablo, tıkanıklığı azaltmak için çip alanını genişletmeye zorlayan tıkanıklık yaratır. Kendinden sıkışık bağlantılara sahip çapraz çubuk ara bağlantıları, tam da bu nedenle uzun zaman önce ağ üzerinde yonga (NoC) ara bağlantıları ile değiştirildi. NoC ara bağlantıları, tıkanıklığı, iş parçacığı ağ yerleşimini ve bir yer planındaki kanallar ve beyaz alan üzerinden yönlendirmeyi daha kolay yönetebilen ağ topolojilerini kullanır.

Ancak yine de NoC'nin (veya büyük bir tasarımda birden çok NoC'nin) topolojisi zamanlama hedeflerini karşılamalıdır; NoC tasarımı fiziksel olarak farkında olmalıdır. Daha önce bahsedilen tüm bu eklenen kısıtlamalar ve boyutlar, bu zorluğu daha da artırıyor.

NoC tasarımı, hedeflenen bir hizmet kalitesini garanti ederken, tüm IP iletişim bağlantı noktalarını ürünün işlevsel özelliği tarafından tanımlandığı şekilde bağlamak için mantıksal bir hedef olarak başlar. Ve güç, emniyet ve güvenlik hedeflerini karşılamak. Şimdi, bu mantıksal hedeflere bir fiziksel farkındalık bileşeni eklememiz gerektiği açıktır. RTL geliştirmenin ilk aşamalarındaki bir kat planına dayalı olarak IP uç noktaları ile tıkanıklık arasındaki zamanlama tahmini, daha sonraki aşamalarda daha doğru bir kat planıyla iyileştirilecek.

Böyle bir yetenekle, bir NoC tasarımcısı, yer ve rota ekibi için iyi bir başlangıç ​​noktası sağlamak için tasarımı gerektiği gibi yeniden bölümleyerek çok hızlı bir şekilde birden çok deneme çalıştırabilir. Bu ekip daha sonra fiziksel farkındalık tahminini tamamen optimize etmek için sihirlerini kullanırdı. Aradıkları optimumun bu başlangıç ​​noktasına oldukça yakın olduğundan emindirler. Yeniden yapılanma ve yeniden sentez için tasarımı geri göndermelerine gerek kalmayacak.

Ek fırsatlar

Fiziksel olarak farkında olan NoC tasarımı ek avantajlar sunabilir. Bir NoC tasarımcısı, kat planı bilgilerini tasarım aşamasına dahil ederek daha iyi bir NoC oluşturabilir. NoC RTL'yi oluşturmaya devam ederken gecikmeleri, yerleşimleri ve kanal kullanımını anlayarak, farklı bir topoloji kullanma fırsatlarını fark edebilirler (bir örnek olarak yukarıdaki topolojiye bakın). Belki de gecikmeye duyarlı olmayan yollarda daha dar veya daha uzun bağlantılar kullanabilirler ve alanı genişletmeden tıkanıklıktan kaçınabilirler.

Nihayetinde, fiziksel farkındalık, başlangıçta düşünülenden daha iyi bir uygulama sağlayabilecek yer planında değişiklikler önerebilir.

Paket

Arteris'in CEO'su Charlie Janac, yakın zamanda bu noktayı vurguladı. SemiWiki podcast'i:

Fiziksel farkındalık, arka uç fiziksel düzen ekiplerinin ön uç mimarisinin ve RTL geliştirme ekiplerinin amacını anlamalarına yardımcı olur. Gecikme ve zamanlama ihlalleri için doğrulanmış bir başlangıç ​​noktasına sahip olmak, fiziksel tasarımı önemli ölçüde hızlandırabilir ve SoC proje sonuçlarını iyileştirebilir. Bu, mimarinin bir şirket tarafından yapıldığı ve yerleşim planının başka bir şirket tarafından yapıldığı senaryolarda özellikle önemlidir. Bu tür durumlar genellikle otomotiv OEM'leri gibi sistem evleri ve bunların yarı iletken tasarım ortakları arasında ortaya çıkar. Fiziksel farkındalık her yerde faydalıdır. Katılan herkes için bir kazan-kazan.

Ticari ara bağlantı sağlayıcılarının, NoC IP'lerini kutudan çıkar çıkmaz fiziksel olarak farkında hale getirmek için adım atmaları gerekir. Bu, ileri teknolojilerde NoC tasarımı için minimum gereksinim haline geliyor. vermek isteyebilirsin arterler bir çağrı, bu ihtiyaç hakkında ne düşündüklerini anlamak için.

Bu gönderiyi şu yolla paylaş:

• SEO Destekli İçerik ve Halkla İlişkiler Dağıtımı. Bugün Gücünüzü Artırın.
• Plato blok zinciri. Web3 Metaverse Zekası. Bilgi Güçlendirildi. Buradan Erişin.
• Kaynak: https://semiwiki.com/ip/323847-taming-physical-closure-below-16nm/