IC-layouter går igenom omfattande designregelkontroller för att säkerställa korrekthet, innan de accepteras för tillverkning på ett gjuteri eller IDM. Det finns något som kallas antenneffekten som inträffar under chiptillverkning där plasmainducerad skada (PID) kan sänka tillförlitligheten hos MOSFET-enheter. Layoutdesigners kör Design Rule Checks (DRC) för att hitta områden som bryter mot PID och gör sedan ändringar för att klara alla kontroller.

En traditionell antenndesignregel kommer att mäta metall (eller via) lagret till MOSFET-grindlagret, och om areaförhållandet är för stort måste layouten fixas genom att lägga till en skyddsdiod.

Ett IC-layoutscenario som en traditionell DRC för antenneffekter inte kan hantera är för AMS-designer som har flera kraftdomäner, med användning av flera isolerade brunnar av P-typ som visas nedan. En ny metod som kallas sökvägsbaserad verifiering krävs för följande fyra scenarier.

Dessa fyra layoutscenarier kan endast upptäckas av ett EDA-verktyg som känner till enheter, anslutningsmöjligheter och elektriska vägar under areaberäkningarna för metall- och MOSFET-grindlager. Det är här Kaliber PERC verktyg från Siemens EDA kommer in, eftersom det kan utföra de komplexa vägbaserade kontrollerna för att identifiera PID-områden, hitta problem med elektrostatisk urladdning (ESD) och hitta andra vägar som din designgrupp letar efter. Här är PID-flödet för att använda Caliber PERC:

Genom att använda detta flöde på en IC-layout och titta på resultaten i Caliber RVE resultatvisare visade det sig att ett PID-brott hittades, eftersom en riskanslutning upprättades i metall1-nivå, men skyddsanslutningen skedde inte förrän metall2-nivån.

Nästa PID-överträdelse identifierades från obalanserade ytförhållanden mellan metallskiktet och det N-begravda skiktet (nbl). Området som är markerat med lila (rve) är offerenheten.

För att få fullständig PID-täckning måste ditt designteam använda både de traditionella DRC-baserade antennkontrollerna plus de sökvägsbaserade kontrollerna. Kör kontroller av DRC-typ tidigt i designstadierna som ett förebyggande steg. När fler metallanslutningar i en layout färdigställs, då vägar bildas över isolerade brunnar av P-typ, är det dags att lägga till vägbaserad verifiering, vilket ger fullständig täckning.

I denna tidiga IC-layout är det dags att köra traditionella DRC-baserade antennkontroller för att bekräfta att layouten klarar PID-validering.

Eftersom fler metallbanor läggs till i IC-layouten, är det dags att använda det sökvägsbaserade verktyget, eftersom det förstår både riskanslutningen och skyddsanslutningen.

Sammanfattning

IC-layouter måste uppfylla rigorösa designregler för att klara tillförlitlighets- och avkastningskrav som ställs av gjuteriet eller den fabriksprocess som används. Traditionella DRC-baserade antenndesignregler kan fortfarande användas för tidig layout, men eftersom fler metallskikt läggs till för att slutföra sammankopplingarna, blir en vägbaserad kontroll med Caliber PERC nödvändig.

När vägarna över isolerade P-brunnar etableras kan det vägbaserade flödet av Caliber PERC användas för att kontrollera IC-layouterna på IP-, block-/modul- och till och med full-chip-nivåer för signoff. Så det rekommenderas att använda båda flödena tillsammans för att uppnå tillförlitlighets- och avkastningsmålen.

Läs Teknisk papper hos Siemens online.

Relaterade bloggar

Dela det här inlägget via:

• SEO-drivet innehåll och PR-distribution. Bli förstärkt idag.
• PlatoData.Network Vertical Generative Ai. Styrka dig själv. Tillgång här.
• PlatoAiStream. Web3 Intelligence. Kunskap förstärkt. Tillgång här.
• Platoesg. Kol, CleanTech, Energi, Miljö, Sol, Avfallshantering. Tillgång här.
• PlatoHealth. Biotech och kliniska prövningar Intelligence. Tillgång här.
• Källa: https://semiwiki.com/eda/342918-checking-and-fixing-antenna-effects-in-ic-layouts/