RISC-V öppen ISA kan hjälpa flyg- och försvarsdesigners som står inför utmaningar med att minimera energiförbrukning, BOM-kostnad och kortområde genom att möjliggöra optimering av instruktionsuppsättningen för att ge den mest effektiva implementeringen för varje specifik applikation.
Området för rymd- och försvarsdesign är extremt brett och omfattar handhållna, bärbara, fordonsmonterade, maritima, luftburna och rymd; bemannade och obemannade system för taktiska eller strategiska tillämpningar. Flyg- och försvarsdesign har många saker gemensamt, till exempel behovet av hög tillförlitlighet i tuffa miljöer under kritiska uppdrag, men varje typ av system presenterar sina egna unika utmaningar.
Konstruktörer kan behöva kämpa med tuffa kraftbegränsningar för bärbara system eller allvarliga termiska begränsningar för system som finns i utrustning som utsätts för höga temperaturer eller utan tvångsventilation. Ändutrustningen kan utsättas för extrema stötar eller vibrationer, extrema temperaturer, extrema nivåer av fukt eller fuktighet eller extrema mängder strålning.
Bortsett från miljöfaktorer måste konstruktörer av flyg- och försvarssystem också navigera i försörjningskedjeproblem som den minskande basen av leverantörer som är villiga att investera i att uppnå de höga kvalifikationer och certifiering som krävs för många typer av rymd- och försvarssystem. Under de senaste åren har olika regeringsförsvarsprogram också börjat ägna ökad uppmärksamhet åt pålitligheten hos komponenter och immateriell egendom (IP) utformad i system de köper.
FPGA
Fältprogrammerbara grindarrangemang (FPGA) ger konstruktörer flexibla plattformar för logisk integration, som kan användas över hela rymd- och försvarsdesignen för att hantera de utmaningar som anges ovan. Många försvarssystem är beroende av FPGA för höghastighets signalbehandling, hårdvaruacceleration, I / O-expansion och inbäddad bearbetning.
Det mest flexibla och anpassningsbara tillvägagångssättet för inbäddad bearbetning i FPGA använder mjuka IP-processorkärnor. Fördelen med att använda en mjuk IP-kärna för att implementera en mikroprocessor i en FPGA är den höga grad av flexibilitet som detta ger jämfört med en hårdkopplad processor, som är permanent konfigurerad och inte kan modifieras av designern.
En ytterligare fördel med en mjuk IP-processorkärna är tillgången på hårdvarubeskrivningsspråk (HDL) -kod för processorn, vilket gör det möjligt för designern eller andra tredje parter att inspektera processorns IP för att säkerställa att den endast innehåller den logik som krävs för att utföra sin avsedda funktion , inte mer och inte mindre. Detta är en nyckelfråga för både designförsäkring, som man stöter på i kommersiella flygapplikationer, och pålitlighet, som man stöter på i vissa försvarsapplikationer.
En sådan flexibilitet kommer dock med ett högt pris, eftersom de flesta leverantörer av mikroprocessor-IP tar ut mycket stora avgifter för att leverera HDL-versioner av sin processor-IP och nästan aldrig tillåter modifiering av IP för optimeringsändamål.
Framväxten av den nya RISC-V-öppna instruktionsuppsättningsarkitekturen (ISA) för mikroprocessorer har gett designers större frihet att justera och optimera mikroarkitekturen så att den optimalt tillgodoser behoven i deras utvecklingsprogram. Det gör det också möjligt för designers att full inspektion av HDL-kod för designförsäkring och förtroende, utan att det medför mycket stora avgifter från IP-leverantörer.
RISC-V är en öppen instruktionsuppsättning som är tillgänglig under en Berkeley Software Distribution (BSD) licens. Designers får använda eller skapa någon IP som implementerar RISC-V instruktionsuppsättning, utan royalty eller licens som betalas för att använda instruktionsuppsättningen. Standardtillägg till instruktionsuppsättningen har frusits, vilket innebär att programvara som skrivs i framtiden alltid kommer att kunna använda dessa standardiserade tillägg som de finns idag.
Eftersom instruktionsuppsättningen är öppen och det finns gott om utrymme för op-kod kvar kan designers välja att utöka instruktionsuppsättningen för att passa de exakta behoven i sitt eget system med sina egna anpassade instruktioner. Till exempel, om en viss instruktionssekvens förekommer mycket ofta i koden som skapas för en specifik applikation, kan designern välja att skapa en ny anpassad instruktion för att implementera den ofta använda sekvensen.
Designern kan skapa ytterligare logik för mikroprocessorns IP för att implementera den nya instruktionen snabbt och effektivt. Detta kan ge en betydande prestationsökning och minska kodutrymmet för den körbara koden. Före tillkomsten av RISC-V var sådana ändringar av processorns mjuka IP endast tillgängliga för organisationer som innehar arkitektoniska licenser, vilket vanligtvis är oöverkomligt dyra.
Många försvarsprogram har krav på att använda elektroniska komponenter och inbäddad IP som kommer från betrodda leverantörer. Det finns väldigt få produkter som uppfyller detta krav. Att ha IP som är tillgänglig för inspektion i HDL-form är användbart för att låta designern eller slutkunden verifiera att IP-adressen endast innehåller den kod som behövs för att implementera önskad funktion. Det försäkrar också slutkunden för utrustningen att IP är säker för användning i rymd- och försvarssystem.
Inspektion av HDL-kod kan också hjälpa till att uppnå validering av mjuk IP för säkerhetskritiska applikationer som kommersiella flygsystem, som genomgår strikta procedurer för luftvärdighetscertifiering.
RISC-V-ekosystemet expanderar kontinuerligt. Med sitt Mi-V-initiativ erbjuder Microsemi en omfattande uppsättning verktyg och designresurser som utvecklats internt och av många tredje parter för att fullt ut stödja RISC-V-design. Mi-V-ekosystemet syftar till att öka antagandet av RISC-V ISA och Microsemis mjuka CPU-produktfamilj.
Slutsats
RISC-V kan hjälpa militär- och rymdkonstruktörer som står inför utmaningar med att minimera strömförbrukning, BOM-kostnad och styrelseområde genom att möjliggöra optimering av instruktionsuppsättningen för att ge den mest effektiva implementeringen för varje specifik applikation. Vidare kan konstruktörer av rymd- och försvarssystem uppfylla kraven på inspektion med RISC-V.
