Tecnologias de fato é uma empresa especializada em software e soluções de Electronic Design Automation (EDA). A Defacto oferece uma gama de soluções de software EDA que ajudam a agilizar e otimizar várias etapas do front-end processo de design. Suas ferramentas se concentram em montagem e integração do design do chip antes da síntese lógica, onde gerenciam em conjunto diferentes formatos de design RTL, IPXACT, UPF, etc.
Em preparação para o DAC, conversei com o CEO da Defacto, Dr. Chouki Aktouf. Antes de fundar a Defacto em 2003, o Dr. Chouki Aktouf foi professor associado de Ciência da Computação na Universidade de Grenoble – França, e líder do grupo de pesquisa de confiabilidade. Ele possui um Ph.D. em Engenharia Elétrica pela Universidade de Grenoble.
Percebi que este ano na DAC é o 20º aniversário da empresa, parabéns pelo sucesso!
É um ano muito importante para a Defacto e julho é um mês importante. A empresa foi fundada em julho de 2003.
Durante esses 20 anos, provamos nosso valor agregado na pré-síntese do processo de construção do SoC. Em particular na redução dos ciclos de projeto e na otimização do PPA. Hoje, temos orgulho de contar com a maioria das 20 principais empresas de semicondutores como usuárias regulares de Compilador SoC da Defacto.
Então, definitivamente, depois de 20 anos, estamos confiantes em dizer que, para muitos designers front-end de SoC, nossas ferramentas EDA se tornam o “de fato” e seu “Compilador de SoC” no processo inicial de criação de design de SoC, gerenciando RTL, IPXACT e garantias de design !
vamos comemorar os 20th aniversário de um ano no DAC, onde teremos vários anúncios em termos de histórias de sucesso e principais recursos da ferramenta. Vários clientes virão ao nosso estande (nº 1541) para compartilhar suas experiências com nossas soluções e como estão se beneficiando delas. Muitos eventos e surpresas também estão programados para comemorar adequadamente este 20th aniversário!
Paralelamente, a Defacto anunciou um novo lançamento principal de sua solução SoC Design. Você poderia por favor elaborar?
Exatamente, este é o lançamento principal 10.0 do Defacto Compilador SoC. Esta versão trará muitos anúncios em termos de recursos, capacidades e melhor desempenho, juntamente com as primeiras declarações e testemunhos dos clientes ao usar esta versão para grandes SoCs. Em resumo, os principais anúncios que mostraremos no DAC sobre este grande lançamento, além da maturidade da solução de design Defacto, é o quanto ela se torna fácil de usar por designers RTL e arquitetos de design SoC. Estamos simplificando a pré-síntese do processo de construção de SoC, desde as especificações de design de SoC do usuário até a geração de todo o pacote, RTL e colaterais de design, prontos para síntese e verificação de design. Esse será o principal tema abordado pela equipe Defacto do DAC.
Pelo que me lembro, o SoC Compiler é uma ferramenta de integração no front-end. E quanto à ajuda para designers de back-end?
Absolutamente! nosso posicionamento de mercado EDA por décadas é claro. Nossas soluções de design ajudam no front-end ao iniciar o processo de construção do SoC, mas a maneira como gerenciamos o RTL e as garantias de design não é independente ou não correlacionada com o back-end. Na verdade, os designers de back-end podem fornecer à ferramenta informações de design físico. E então a ferramenta gerará, por exemplo, o nível superior do RTL que está fisicamente ciente. O que significa que este RTL fisicamente consciente e os colaterais de design relacionados podem ser sintetizados diretamente, o que geralmente leva a melhores resultados de PPA. Em resumo, essa conexão entre o front-end e o back-end é onde os designers de back-end e também os arquitetos de design SoC encontram um valor único em comparação com outras ferramentas EDA.
Os benefícios são principalmente acelerar o processo de design? PPA? Ou ambos?
Boa pergunta. Definitivamente, acelerar, encurtar os ciclos/processos de design é fundamental, pois estamos fornecendo alto nível de automação. Mas obter um PPA melhor também é uma expectativa importante ao usar o Defacto. O que acabei de mencionar anteriormente para a integração do SoC fisicamente consciente definitivamente afeta o PPA. As ferramentas Synthesis e P&R EDA definitivamente farão um trabalho melhor.
Além disso, nossa solução também ajuda a otimizar diretamente o PPA, gerenciando a conectividade RTL com feedthroughs. para. Além disso, durante o aprimoramento da cobertura DFT e inserção do ponto de teste, nossas soluções de design automatizam o processo de exploração e inserção de pontos de teste no RTL para garantir alta cobertura com menor sobrecarga de área. Portanto, em resumo, os ciclos de PPA e de design são abordados ao usar nossa solução de design.
Você gerencia materiais de design como UPF e SDC em comparação com RTL?
Esta é uma grande diferença entre a solução da Defacto e a da concorrência. Em resumo, não gerenciamos apenas o RTL ao construir o SoC e gerar o nível superior. Consideramos ao mesmo tempo o RTL e as garantias de design. Ao mesmo tempo, queremos dizer o gerenciamento de problemas de incoerência entre o banco de dados RTL, o banco de dados SDC, o banco de dados UPF, o banco de dados IP-XACT, etc. Também gera visualizações ausentes para acelerar o processo de construção do SoC. Em outras palavras, o gerenciamento conjunto de RTL e colaterais de design de maneira unificada é o que torna o SoC Compiler da Defacto único.
Sempre conheci a ferramenta para integrar IPs e construir o nível superior. É possível gerar o design para a ferramenta de síntese e simulação?
Isso é exatamente o que fazemos. Construir, integrar, inserir IPs, inserir conexões, essas são as capacidades diárias que a ferramenta fornece ao usuário, mas na verdade, o que também estamos possibilitando é o que eu disse no início, a geração de RTL e garantias de design.
Se você precisa confiar na ferramenta para traduzir uma especificação de um SoC para o nível superior, isso se torna possível. Como? Podemos compartilhar com os usuários do DAC por meio de demonstrações como a ferramenta interage com as ferramentas de configuração de IP para encurtar o caminho entre a especificação e a geração de nível superior. Assim, a geração é hoje chave na automação que é fornecida por nossa solução de design.
Ouvimos muito sobre o interesse do Python em EDA, você fornece uma API Python?
Isso é muito engraçado porque nos últimos anos as pessoas começaram a vir dizendo: “Eu sou um designer, mas na minha escola de engenharia eu estava mais familiarizado com o Python do que com o Tcl, você pode nos ajudar?” Então, a resposta é SIM, hoje vemos cada vez mais designers pegando Python, esperando que a ferramenta seja usada em Python. Por que? Porque para eles é mais fácil escrever scripts em Python.
Oferecemos suporte total ao Python e a maneira como lidamos com o Python é 100% orientada a objetos. Quem tem cultura Python deve visitar nosso estande, vai gostar dos exemplos que nossa equipe vai compartilhar com eles!
Você fornece recursos de verificação, como linting?
Os mecanismos de verificação estão subjacentes à nossa solução de design. Quando você começa a construir o chip, não se trata apenas de editar ou integrar recursos. A ferramenta deve fornecer verificações para garantir que o processo de construção seja confiável e correto por construção. Portanto, temos muitos recursos básicos de verificação para o RTL e cada uma das garantias de design, juntamente com a coerência entre elas. A aprovação estática também é fornecida para DFT, cronometragem, …. E mais importante, todos esses recursos de verificação podem ser personalizados e estendidos pelo usuário.
Após 20 anos e o foco na integração de SoC, você ainda fornece DFT no compilador de SoC?
Você sabe, começamos com a solução DFT há muito tempo, mas ainda assim a DFT faz parte da oferta. Nossa solução DFT está entre as mais maduras do mercado. Nós realmente não nos sobrepomos com as ferramentas de implementação DFT. Nós fornecemos um valor agregado na RTL em termos de aprovação, planejamento e exploração do DFT. Portanto, sim, em resumo, ainda somos um fornecedor importante de soluções DFT, tanto para designers de RTL quanto para especialistas em DFT.
Para obter mais informações sobre a Defacto Technologies e conhecê-los no estande DAC nº 1541 e conferir seus site do Network Development Group!
Leia também:
O SoC Compiler 10.0 da Defacto está tornando o processo de construção do SoC tão fácil
Usando IP-XACT, RTL e UPF para um design de SoC eficiente
Trabalhando com o formato Unified Power
- Conteúdo com tecnologia de SEO e distribuição de relações públicas. Seja amplificado hoje.
- PlatoData.Network Gerativa Vertical Ai. Capacite-se. Acesse aqui.
- PlatoAiStream. Inteligência Web3. Conhecimento Amplificado. Acesse aqui.
- PlatãoESG. Automotivo / EVs, Carbono Tecnologia Limpa, Energia, Ambiente, Solar, Gestão de resíduos. Acesse aqui.
- BlockOffsets. Modernizando a Propriedade de Compensação Ambiental. Acesse aqui.
- Fonte: https://semiwiki.com/eda/defacto-technologies/331161-defacto-celebrates-20th-anniversary-dac-2023/
