Era uma noite escura e tempestuosa aqui no Vale do Silício, mas ainda tínhamos uma sala cheia de profissionais de semicondutores. Eu apresentei o evento. Além de demonstrações, apresentações para clientes e parceiros, fizemos perguntas e respostas que foram realmente ótimas. Uma coisa que devo dizer é que a Intel realmente apareceu tanto no DesignCon quanto no Chiplet Summit. Vários funcionários da Intel se apresentaram e alguns até tiraram fotos comigo, ótimo networking.

A SIPI SIG 2024 evento foi realizado no Santa Clara Hilton em 31 de janeiro^st à margem da DesignCon e teve excesso de inscrições com 100 participantes (apesar do mau tempo). Havia mais de 20 clientes e parceiros representados, incluindo Apple, Samsung, AMD, TI, Micron, Qualcomm, Google, Meta, Amazon, Tesla, Cisco, Broadcom, Intel, Sony, Socionext, Realtek, Microchip, Winbond, Lattice Semi , Mathworks, Ansys, Keysight e muito mais:

Demonstrações e coquetel da Synopsys
Extração de interposer do compilador 3DIC e análise SIPI
Medição TDECQ para links de dados PAM4 de alta velocidade

Apresentações de clientes e perguntas e respostas:
Otimização dos parâmetros de simulação STATEYE para aplicação LPDDR5
Youngsoo Lee, gerente sênior da equipe de desenvolvimento de pacotes AECG, AMD

IBIS e Touchstone: Garantindo a Qualidade e Preparando-se para o Futuro
Michael Mirmak, líder técnico de integridade de sinal, Intel

Abordagem de simulação de integridade de sinal e potência para HBM3 Hisham Abed, Engenheiro Sênior de Design de Circuitos A&MS, Grupo de Soluções, Synopsys

Integridade de sinal na vanguarda: modelagem e verificação avançadas para interconexões de alta velocidade Barry Katz, diretor de engenharia, produtos RF e AMS, MathWorks.

Todas ótimas apresentações, os palestrantes tinham mais de 100 anos de experiência combinada, mas devo dizer que Michael Mirmak da Intel foi realmente ótimo. Aqui está um rápido resumo com o qual Michael me ajudou. Michael iniciou sua apresentação com o aviso corporativo padrão:

“Devo enfatizar que minhas declarações e aparição no evento não foram intencionais e não devem ser interpretadas como um endosso de meu empregador ou de qualquer organização de produtos ou serviços específicos.”

IBIS e Touchstone: Garantindo a Qualidade e Preparando-se para o Futuro

• IBIS e Touchstone são os formatos de modelo mais comuns para aplicações SI e PI atualmente
• A avaliação da qualidade do modelo continua a ser uma preocupação constante tanto para os utilizadores como para os produtores do modelo.
• O arquivo de log de saída da simulação é frequentemente negligenciado, mas pode fornecer insights muito úteis, pois inclui relatórios de qualidade do modelo e detecção de problemas fora das saídas, como diagramas oculares, antes do início da simulação real do canal
• Mesmo para simulações IBIS AMI (Algorithmic Model Interface) de alta velocidade, podem surgir problemas de simples incompatibilidades de dados analógicos IBIS entre impedância e características de transição; o registro de simulação pode alertar o usuário e o criador do modelo sobre isso antecipadamente, antes de execuções de lotes maiores e potencialmente caras
• O log de saída da simulação também pode ajudar a encontrar problemas com a parte algorítmica dos modelos IBIS AMI que podem distorcer a saída de maneiras sutis que (ainda) não podem ser verificadas com a ferramenta de análise padrão
• O IBIS 7.0 e versões posteriores suportam modelagem padrão de designs de pacotes de componentes modernos e complexos que hoje tendem a ser representados usando variantes proprietárias do SPICE; Os parâmetros S em Touchstone agora também estão incluídos
• Parâmetros S usando o formato Touchstone são frequentemente usados ​​para modelagem de interconexão, mas podem se tornar difíceis de manejar quando usados ​​para descrever links de alta velocidade no nível do sistema em relação a variações ambientais ou de fabricação.
• Touchstone 3.0 está chegando e está planejado para incluir um formato de resíduo de pólo que permite a compactação de dados de parâmetros S

Parabéns à Synopsys e ao ecossistema de semicondutores, foi um grande evento, com certeza.

Leia também:

Synopsys preparada para as oportunidades e o crescimento da próxima era

Metodologia automatizada de promoção de restrições para IP para projetos complexos de SoC

UCIe InterOp Testchip desencadeia crescimento do ecossistema de chips abertos

Compartilhe esta postagem via:

• Conteúdo com tecnologia de SEO e distribuição de relações públicas. Seja amplificado hoje.
• PlatoData.Network Gerativa Vertical Ai. Capacite-se. Acesse aqui.
• PlatoAiStream. Inteligência Web3. Conhecimento Amplificado. Acesse aqui.
• PlatãoESG. Carbono Tecnologia Limpa, Energia, Ambiente, Solar, Gestão de resíduos. Acesse aqui.
• PlatoHealth. Inteligência em Biotecnologia e Ensaios Clínicos. Acesse aqui.
• Fonte: https://semiwiki.com/eda/synopsys/341894-2024-signal-power-integrity-sig-event-summary/