A tecnologia de semicondutores está entre as tecnologias mais complexas e a indústria de semicondutores está entre as indústrias mais exigentes. No entanto, o ecossistema apresentou avanços incríveis nas últimas seis décadas, dos quais o mundo se beneficiou tremendamente. Sim, claro, os mercados querem que essa velocidade vertiginosa de avanços continue. Mas a indústria está enfrentando não apenas desafios tecnológicos, mas também uma escassez projetada de engenheiros qualificados para enfrentar. Em termos de complexidade tecnológica, entramos no SysMoore era. Os requisitos de energia, desempenho e área (PPA) dos aplicativos da era SysMoore são muito mais exigentes do que os aplicativos da era Moore. Em termos de escassez de talentos de engenharia, espera-se que a demanda por trabalhadores de design baseados nos EUA seja de 89,000 até 2030, com um déficit projetado de 23,000. [Fonte: Análise BCG]

Inteligência Artificial (IA) para o resgate. Com previsão, muitas empresas dentro do ecossistema começaram a alavancar a IA em suas ofertas de ferramentas com benefícios tangíveis para seus clientes. As técnicas de IA podem automatizar várias tarefas demoradas e repetitivas no processo de design do chip, como otimização de layout, verificação e teste. Eles podem ajudar a automatizar o processo de projeto, reduzir o tempo de projeto e otimizar as compensações de energia, desempenho e área (PPA).

Há dois anos, a Synopsys lançou seu recurso de otimização de espaço de design orientado por IA (DSO.ai). Desde então, a DSO.ai aumentou a produtividade do designer e foi alavancada para 160 fitas de produção até o momento. O DSO.ai usa técnicas de aprendizado de máquina para explorar o espaço de design e identificar soluções ideais que atendam às metas de PPA do designer. Mas a capacidade DSO.ai era apenas a ponta do iceberg em termos de oferta de tecnologia baseada em IA da Synopsys. A empresa tem investido fortemente em IA para aprimorar e expandir suas ofertas de ferramentas.

Sinopse.ai

Esta semana, na conferência Synopsys Users Group (SNUG), a empresa revelou o Synopsys.ai como o primeiro pacote EDA full-stack, orientado por IA, para fabricantes de chips. A suíte completa aborda as áreas da arquitetura do sistema ao teste de silício e muito mais.

Verificação e teste

Ir para o mercado de maneira rápida e econômica com um chip de alto rendimento envolve mais do que apenas a implementação do design. Todo o processo de passar da arquitetura para a implementação do design para um chip fabricado digno de produção pode ser amplamente dividido em Design, Verificação e Teste. Sem uma verificação bem-sucedida, podemos acabar com um chip funcionalmente errado. Sem testes bem-sucedidos, podemos acabar com um chip com falha funcional. Assim como a fase de projeto exige muito tempo/esforço, as fases de verificação e teste também o são.

A IA pode ajudar a verificar e validar o design do chip, analisando e prevendo possíveis problemas e erros de design. Ele pode ajudar a reduzir a necessidade de verificação e teste manuais e melhorar a qualidade e a confiabilidade do chip.

Otimização do Espaço de Verificação (VSO.ai)

O pacote Synopsys.ai EDA inclui o recurso de verificação funcional orientada por IA (VSO.ai). O VSO.ai ajuda na validação inicial do projeto, analisando e verificando o projeto do chip em relação às especificações e requisitos do projeto. As falhas de projeto que surgiram durante a especificação para a fase de projeto são identificadas no início do projeto, reduzindo o tempo e o custo da iteração do projeto mais adiante.

A ferramenta infere a cobertura necessária do estímulo e RTL e define o requisito de cobertura. A análise avançada de causa raiz é realizada para identificar a cobertura inacessível. Um Solver baseado em ML tem como alvo uma cobertura difícil de atingir para um fechamento de cobertura mais alto. Um otimizador de regressão integrado garante que os testes de ROI mais altos sejam executados primeiro.

O resultado final, execuções de regressão que levam dias para atingir a cobertura de destino, levam apenas horas para atingir e exceder a cobertura de destino.

Otimização do espaço de teste (TSO.ai)

O número de estados em que um chip moderno pode operar é quase infinito. Procurar possíveis modos de falha em chips complexos é como procurar uma agulha no palheiro. Isso torna a tarefa muito grande para os engenheiros identificarem esses modos de falha. O pacote Synopsys.ai inclui capacidade de teste de silício orientado por IA (TSO.ai). Os modelos de IA analisam os dados do projeto do chip e identificam as condições de entrada que podem fazer com que um chip se comporte mal. A ferramenta usa essas condições de entrada para gerar casos de teste que exercitam a funcionalidade do chip de maneira eficiente e completa. Os modelos de IA também podem sugerir soluções com base nas causas-raiz que identificam para as falhas observadas.

Fabricação de Litografia

Além de chegar a um chip funcional, há também a exigência de um chip de alto rendimento para uma produção lucrativa em volume. A suíte Synopsys.ai EDA inclui soluções de fabricação orientadas por IA para acelerar o desenvolvimento de modelos de litografia de alta precisão para correção de proximidade óptica (OPC). Em nós de processo avançados, o OPC é imperativo para alcançar alto rendimento durante a fabricação de silício. No momento, a Synopsys está trabalhando com a IBM para oferecer soluções de síntese de máscaras orientadas por IA. É razoável esperar que mais recursos nessa área sejam adicionados ao pacote Synopsys.ai ao longo do tempo.

Migrando projetos analógicos para um processo diferente

Comparado ao design digital, o design analógico sempre foi considerado mais desafiador. Ao mesmo tempo, o grupo de engenheiros analógicos vem diminuindo com o tempo. A migração do projeto analógico é uma tarefa que requer engenheiros analógicos altamente qualificados que tenham conhecimento profundo das tecnologias de processo relacionadas. O fluxo de migração de design analógico orientado por IA da Synopsys permite a reutilização eficiente de designs que precisam ser migrados de um processo TSMC para outro.

Você pode ler o Synopsys.ai comunicado de imprensa aqui. Aprender mais detalhes, visite Synopsys.ai.

Leia também:

Análise de rede de fornecimento de energia no design de DRAM

Intel Keynote em Formal um Mind-Stretcher

Sistemas Multi-Die Chave para a Próxima Onda de Inovações de Sistemas

Compartilhe esta postagem via:

• Conteúdo com tecnologia de SEO e distribuição de relações públicas. Seja amplificado hoje.
• Platoblockchain. Inteligência Metaverso Web3. Conhecimento Ampliado. Acesse aqui.
• Fonte: https://semiwiki.com/eda/synopsys/326730-full-stack-ai-driven-eda-suite-for-chipmakers/