Zephyrnet-logo

WEBINAR: ontwerp en verifieer ultramoderne RFIC's met behulp van Synopsys / Ansys Custom Design Flow

Datum:

Het ontwerp en de karakterisering van RF-circuits is een complex proces waarvoor een RF-ontwerper een groot aantal uitdagingen moet overwinnen. Ontwerpers hebben niet alleen te maken met de complexiteit van geavanceerde halfgeleiderprocessen en de noodzaak om te voldoen aan de hoge eisen van moderne draadloze standaarden, ontwerpers moeten ook rekening houden met elektromagnetische effecten die significant worden bij RF- en mmWave-frequenties. De Synopsys Custom Design-familie biedt een holistische oplossing voor RF-ontwerpuitdagingen, waaronder nauwkeurige EM-modellering met toonaangevende tools zoals de Ansys EM Tool-suite, simulatie en analyse van belangrijke RF-metingen, productieve lay-outcreatie en RC-extractie en fysieke verificatie met gieterij gekwalificeerde aftekentools.

Wat je gaat leren

In dit webinar zullen we een ontwerp met een geluidsarme versterker gebruiken om de stappen te illustreren die nodig zijn voor het maken van ultramoderne RF-circuits. We beginnen met Synopsys Custom Compiler voor het maken van ontwerpen, simulatie en analyse van resultaten. Vervolgens zullen we inductorsynthese uitvoeren met de Ansys VeloceRF-tool en Inductor-modellering met Ansys RaptorX . De volgende stap is het maken van een lay-out met de Custom Compiler Layout Editor. Zodra de lay-out voltooid is, zullen we fysieke verificatie en parasitaire extractie uitvoeren met IC Validator en StarRC en Ansys Exalto gebruiken voor EM-extractie van de kritieke netten. Als laatste stap zullen we het gecombineerde geëxtraheerde model simuleren met de PrimeSim SPICE-simulator voor verificatie na de lay-out en de resultaten analyseren in PrimeWave Design Environment.

De Synopsys Custom Design Family is een complete front-to-back-oplossing voor alle soorten op maat gemaakte geïntegreerde schakelingen. Het omvat Custom Compiler, een moderne en productieve editor voor schema's en lay-out, de PrimeSim Continuum-simulatieoplossing voor snelle en nauwkeurige analoge en RF-simulatie, en de PrimeWave Design Environment voor nabewerking en het bekijken van simulatieresultaten. Het beschikt ook over native geïntegreerde aftekentools - Star RC-extractie en fysieke verificatie van IC Validator.

Een breed scala aan tools van derden is geïntegreerd met het Synopsys-platform voor aangepaste ontwerp, inclusief de Ansys-tools voor elektromagnetische modellering en extractie, die in dit webinar aan bod zullen komen.

de presentatoren

Samad Parech
Product Marketing Manager, Senior Staf
Synopsys

Samad Parekh is de productmanager voor Spice Simulation en Design Environment-producten bij Synopsys. Hij heeft 10 jaar ervaring als senior lid van het Synopsys Applications Engineering-team dat analoge en aangepaste tools ondersteunt. Voordat hij bij Synopsys kwam, werkte Samad 6 jaar als RF-ontwerper aan het ontwerpen van RF- en microgolfcircuits voor de cellulaire en ruimtevaartmarkt. Samad heeft een BSEE van UCLA en MSEE van UC Irvine.

Kelly Damalou
Product Manager
Ansys

Kelly Damalou is productmanager voor het portfolio van elektromagnetische simulaties op de chip van Ansys. De afgelopen 20 jaar heeft ze nauw samengewerkt met toonaangevende halfgeleiderbedrijven om hen te helpen hun elektromagnetische uitdagingen aan te gaan. Ze kwam in 2019 bij Ansys door de overname van Helic, waar ze sinds 2004 verschillende functies bekleedde, zowel in Product Development als Field Operations. Kelly heeft een diploma in elektrotechniek van de Universiteit van Patras, Griekenland, en een MBA van de Universiteit van Piraeus, Griekenland.

Meer leren

Schrijf je dan hieronder in voor het webinar:

https://www.synopsys.com/implementation-and-signoff/resources/webinars/synopsys-ansys-custom-design-flow.html

Lees ook:

DSP IP voor hoogwaardige sensorfusie met een ingebed budget

Intelligent beperkt willekeurig optimaliseren

STA gebruiken met verouderingsanalyse voor robuuste IC-ontwerpen

Deel dit bericht via:

spot_img

Laatste intelligentie

spot_img