Zephyrnet-logo

Snelle onderbrekingsextensie voor MCU RISC-V

Datum:

Een technisch artikel met de titel “CV32RT: Enabling Fast Interrupt and Context Switching for RISC-V Microcontrollers” werd gepubliceerd door onderzoekers van de ETH Zürich en de Universiteit van Bologna.

Abstract:

“Verwerkers die de open RISC-V ISA gebruiken, vinden steeds meer acceptatie in de embedded wereld. Veel embedded use cases hebben realtime beperkingen en vereisen een flexibele, voorspelbare en snelle reactieve afhandeling van binnenkomende gebeurtenissen. RISC-V-processors lopen op dit gebied echter nog steeds achter in vergelijking met meer volwassen eigen architecturen, zoals ARM Cortex-M en TriCore, die al jaren zijn afgestemd. De standaard interruptcontroller gestandaardiseerd door RISC-V, de Core Local Interruptor (CLINT), mist configureerbaarheid bij het prioriteren en voorrang op interrupts. De RISC-V Core Local Interrupt Controller (CLIC)-specificatie pakt dit probleem aan door vermijdbare, vectored interrupts met lage latentie mogelijk te maken, terwijl ook optionele uitbreidingen worden overwogen om de interrupt-latentie te verbeteren. In dit werk implementeren we een CLIC voor de CV32E40P, een industrieel ondersteunde open-source 32-bits MCU-klasse RISC-V-kern, en verbeteren deze met fastirq: een aangepaste extensie die interrupt-latentie biedt van slechts 6 cycli. We noemen CV32RT onze verbeterde kern. Voor zover ons bekend is CV32RT de eerste volledig open-source RV32-kern met concurrerende interrupt-afhandelingsfuncties in vergelijking met de Arm Cortex-M-serie en TriCore. Er is ook aangetoond dat de voorgestelde uitbreidingen het wisselen van taakcontext in realtime besturingssystemen verbeteren.”

Vind de technisch document hier. Gepubliceerd november 2023.

Robert Balas, Alessandro Ottaviano en Luca Benini. “CV32RT: Snelle interruptie en contextwisseling mogelijk maken voor RISC-V-microcontrollers.” arXiv:2311.08320v1 (2023)

Gerelateerd lezen
RISC-V wil al je kernen
Het is niet genoeg om de wereld van CPU's te willen domineren. RISC-V heeft elke kern in het vizier en begint stappen te ondernemen om daar te komen.

spot_img

Laatste intelligentie

spot_img