Een technisch artikel met de titel “Makinote: An FPGA-Based HW/SW Platform for Pre-Silicon Emulation of RISC-V Designs” werd gepubliceerd door onderzoekers van het Barcelona Supercomputing Center en de Universitat Politècnica de Catalunya.
Abstract:
“Het emuleren van chipfunctionaliteit vóór de productie van silicium is cruciaal, vooral met de toenemende prevalentie van op RISC-V gebaseerde ontwerpen. FPGA's zijn veelbelovende kandidaten voor dergelijke doeleinden vanwege hun snelle en herconfigureerbare architectuur. In dit artikel introduceren we onze Makinote, een op FPGA gebaseerd clusterplatform, gehost in het Barcelona Supercomputing Center (BSC-CNS), dat is samengesteld uit een groot aantal FPGA's (in totaal 96 AMD/Xilinx Alveo U55c) om enorme afmetingen te emuleren RTL-ontwerpen (tot 750 miljoen ASIC-cellen). Daarnaast introduceren we onze FPGA-shell als een krachtig hulpmiddel om het gebruik van zo'n groot FPGA-cluster te vergemakkelijken met minimale inspanning van de ontwerpers. De voorgestelde FPGA-shell biedt een eenvoudig te gebruiken interface voor de RTL-ontwikkelaars om een dergelijk ontwerp snel naar verschillende FPGA's te porten door automatisch verbinding te maken met de benodigde poorten, bijvoorbeeld PCIe Gen4, DRAM (DDR4 en HBM), ETH10g/100g. Bovendien worden specifieke stuurprogramma's voor het exploiteren van op RISC-V gebaseerde architecturen geleverd binnen de set tools die bij de FPGA-shell horen. We geven de tool online vrij voor verdere uitbreidingen.
We valideren de efficiëntie van ons hardwareplatform (dwz FPGA-cluster) en de softwaretool (dwz FPGA Shell) door een RISC-V-processor te emuleren en te experimenteren met de HPC Challenge-applicatie die op 32 FPGA's draait. Onze resultaten laten zien dat de prestaties acht keer beter zijn dan in het geval van een enkele FPGA.”
Vind de technisch document hier. Gepubliceerd februari 2024 (voordruk).
Perdomo, Elias, Alexander Kropotov, Francelly Cano, Syed Zafar, Teresa Cervero, Xavier Martorell en Behzad Salami. "Makinote: een op FPGA gebaseerd HW/SW-platform voor pre-siliconenemulatie van RISC-V-ontwerpen." arXiv voordruk arXiv:2401.17984 (2024).
Gerelateerd lezen
RISC-V micro-architectonische verificatie
Het verifiëren van een processor is veel meer dan ervoor zorgen dat de instructies werken, maar de industrie bouwt voort op een beperkte kennisbasis en weinig speciale tools.
AI en de toenemende complexiteit van chips compliceren prototypering
Voortdurende updates, meer variabelen en nieuwe eisen aan prestaties per watt zorgen voor veranderingen aan de voorkant van het ontwerp.
- Door SEO aangedreven content en PR-distributie. Word vandaag nog versterkt.
- PlatoData.Network Verticale generatieve AI. Versterk jezelf. Toegang hier.
- PlatoAiStream. Web3-intelligentie. Kennis versterkt. Toegang hier.
- PlatoESG. carbon, CleanTech, Energie, Milieu, Zonne, Afvalbeheer. Toegang hier.
- Plato Gezondheid. Intelligentie op het gebied van biotech en klinische proeven. Toegang hier.
- Bron: https://semiengineering.com/fpga-based-hw-sw-platform-for-pre-silicon-emulation-of-risc-v-designs-barcelona-supercomputing-center/
