In de loop der jaren hebben we een breed scala aan verbeteringen gezien in het ontwerpen van halfgeleiders. De Vereniging voor de halfgeleiderindustrie (SIA) kondigde aan dat de wereldwijde halfgeleiderindustrie in 468.8 een omzet van 2018 miljard dollar behaalde - het hoogste jaarlijkse totaal ooit in de sector en een stijging van 13.7 procent ten opzichte van de omzet in 2017.
Naarmate de vraag naar ontwerpdiensten voor halfgeleidertechnologie blijft toenemen en de industrie getuigt van een breder scala aan nieuwe technologische innovaties, zien we duidelijk een beweging naar lagere geometrieën (7 nm, 10 nm, 12 nm, 16 nm, enz.). De belangrijkste drijfveren achter deze trend zijn voordelen op het gebied van vermogen, oppervlakte en diverse andere kenmerken die mogelijk worden met lagere geometrieën.
De toename van het ontwerp met een lagere geometrie heeft het bedrijfsleven op een aantal gebieden van brandstof voorzien, vooral in de sectoren mobiliteit, communicatie, IoT, cloud, AI voor hardwareplatforms (ASIC, FPGA, borden).
Het op tijd leveren van een ontwerpproject met een lager technologisch knooppunt is belangrijk in de dynamische en concurrerende markt van vandaag. Er zijn echter veel onbekende factoren bij een lagere geometrie die van invloed zijn op de geplande levering van het project / product. Door de onderstaande elementen in gedachten te houden, is het mogelijk om zorgen voor tijdige levering op knooppunten met lagere technologie.
1. Lagere kostenmodellering van technologieknooppunten
Een leider in chipontwerp zorgt voor het vereiste sterke technische leiderschap en heeft de algehele verantwoordelijkheid voor het ontwerp van geïntegreerde schakelingen.
Deze grafiek geeft een kort idee met betrekking tot kostenoptimalisatie op verschillende knooppunten met een lagere geometrie (65 nm tot 5 nm) voor een nieuwe productontwikkeling
Image Source: extremetech. com
Voor ontwerp met een lagere geometrie moeten VLSI-ingenieurs de activiteiten definiëren, van specificatie tot siliciumontwerp, ze in de juiste volgorde plaatsen, de benodigde middelen schatten en de tijd schatten die nodig is om de taken te voltooien. Tegelijkertijd moeten ze zich concentreren op het verlagen van de totale systeemkosten en tegelijkertijd aan specifieke servicevereisten voldoen. Hieronder volgen de acties die ingenieurs kunnen ondernemen voor kostenoptimalisatie:
- Te gebruiken meerdere patronen
- Geschikt gebruiken design-for-testability (DFT) technieken
- Hefboomwerking masker maken, verbindingen en procesbesturing
-
CASESTUDY DOWNLOADEN
Fysiek ontwerp van een op 7 nm gebaseerde Superfast Programmable Ethernet Switch ASIC
Op verschillende lay-outmethoden omdat het verkleinen van knooppunten niet meer kostenbesparend is. Voor continue prestatieverbetering samen met kostenbeheersing streven sommige bedrijven nu naar een monolitisch 3D IC's in plaats van een conventionele planaire implementatie, zoals deze kan bieden 30% energiebesparing, 40% prestatieverbetering en verlaging van de kosten met 5-10% zonder over te stappen op een nieuw knooppunt.
2. Geavanceerde data-analyse voor slimme chipproductie
Bij het fabricageproces van halfgeleiderchips wordt een grote hoeveelheid data gegenereerd op de werkvloer. Door de jaren heen is de hoeveelheid van deze gegevens exponentieel blijven groeien met elke nieuwe technologieknooppuntdimensie. Ingenieurs hebben een belangrijke rol gespeeld bij het genereren en analyseren van gegevens met als doel het voorspellend onderhoud en de opbrengst te verbeteren, R&D te verbeteren, productefficiëntie te verbeteren en meer.
Image Source: McKinsey & Company
Geavanceerde analyse toepassen bij de productie van chips kan helpen om de kwaliteit of prestaties van afzonderlijke componenten te verbeteren, de testtijd te verkorten voor kwaliteitsborging, de doorvoer te verhogen, de beschikbaarheid van apparatuur te verhogen en de bedrijfskosten te verlagen.
3. Efficiënt supply chain management
Omdat nieuwe technologie vaak sneller wordt uitgebracht dan de R & D-tijdlijn, wordt iedereen in de chipfabricage-industrie geconfronteerd met een probleem bij het beheer van de IC-toeleveringsketen. De grote vraag is: hoe de efficiëntie en winstgevendheid in dit scenario te verbeteren.
Image Source: Tensoft. com
Het antwoord is snellere besluitvorming en efficiënte integratie van verschillende leveranciers, eisen van klanten, distributiecentra, magazijnen en winkels, zodat goederen worden geproduceerd met end-to-end supply chain-zichtbaarheid en in de juiste hoeveelheden worden gedistribueerd, op het juiste moment naar de juiste locatie om de totale systeemkosten te minimaliseren.
Hoe op tijd leveren bij Lower Technology Nodes? #LowerTechnologyNode #TimeToMarket #ProductEngineering #SupplyChain #Cost #ChipDesign via @bekijkhet_nu
4. Werkwijze voor tijdige levering
Een betere levering aan de klant is een kernonderdeel van de ontwerpdiensten voor halfgeleiders. Het omvat het instellen van orderregistratie om met orders tijdens runtime te werken, optimalisatie van cloud computing, logistiek en de overdracht van het eindproduct aan een klant - terwijl ze in elke fase up-to-date blijven met alle vereiste informatie. Het plannen van de volledige stroom zorgt ervoor dat er geen kritische deadlines voor het project worden gemist.
Om vertragingen te overwinnen, kunnen halfgeleiderontwerpbedrijven:
- Minimaliseer het gebruik van aangepaste stromen en verschuif naar plaats- en routestromen voor betere fysieke gegevenspadmogelijkheden.
- Stel een snelle reactietijd in en houd u aan de eisen van de klant en wijzigingsverzoeken.
- Krijg real-time informatie van spec tot siliciumbeschikbaarheid in termen van de halfgeleiderontwerpstroom, locatie, reservering en hoeveelheid.
- Zorg voor gezamenlijke communicatie tussen teams die aan het project werken.
- Focus op criticaliteitsanalyse - het verminderen van het risico op functionele storingen van het ontwerp om bedrijfsstoppers te voorkomen.
- Krijg gebruiksexpertise in meerdere tools om het project te beheren.
- Gebruik betere technologieën (TSMC, GF, UMC, Samsung), betere methodologie (laag stroomverbruik en snelle prestaties), betere tools (Innovus, Synopsys, ICC2, Primetime, ICV).
Hoe is eInfochips gepositioneerd om de markt te bedienen?
Of u nu sneller innovatieve producten wilt ontwerpen, optimaliseer R & D-kosten, verkort de time-to-market, verbeter de operationele efficiëntie of maximaliseer het rendement op investering (ROI), eInfochips (een Arrow Company) is de juiste designpartner.
eInfochips heeft met veel internationale topbedrijven samengewerkt om meer dan 500 productontwerpen bij te dragen, met meer dan 40 miljoen implementaties over de hele wereld. eInfochips heeft een grote pool van ingenieurs die gespecialiseerd zijn in PES-diensten, met een focus op diepgaande R&D en ontwikkeling van nieuwe producten.
Om het product in een korte time-to-market te kunnen leveren, biedt eInfochips ASIC-, FPGA- en SoC-ontwerpdiensten op basis van standaard interfaceprotocollen. Het bevat:
- Afmeldingsservices in de frontend (RTL-ontwerp, verificatie) en backend (fysiek ontwerp en DFT-DFM)
- Kant-en-klare ontwerpservices voor Netlist tot GDSII en ontwerplay-out
- Gebruik van herbruikbare IP's en frameworks die het bedrijf helpen in korte productontwikkelingstijd en -kosten voor een snellere en juiste time-to-market
