Halfgeleiderchips zijn geëvolueerd om te voldoen aan de eisen van snel transformerende toepassingen, en dat geldt ook voor de testtechnologie om aan de testdoelen van die chips te voldoen. Ongeveer twee decennia terug in de tijd waren de toepassingen beperkt en waren de ontwerpen eenvoudiger, dus de zorgen over vermogen, prestaties en oppervlakte (PPA), doorlooptijd, hergebruik en time-to-market, enz. waren belangrijk maar niet zo kritisch als in de huidige hevig concurrerende omgeving. De structurele test, met scankettingen, was voldoende om de doelstellingen voor testkwaliteit en kosten te halen en had een minimale impact op het ontwerp. De uitbreiding van de toepassingsruimte zorgde voor hogere prestaties en betere functies van de chips, waardoor ontwerpen groter en complexer werden. Naarmate de markt voor halfgeleiders groeide en de concurrentie heviger werd, werden nieuwe technieken zoals power-gating, multi-core-ontwerp, system-on-chip (SoC)-ontwerp geïntroduceerd om alle prestaties eruit te persen, het vermogen te optimaliseren en agressieve time-to-market-doelen te halen. . Evenzo waren er, om de testkosten in de hand te houden, vooruitgang in de testtechnologie, zoals testcompressiecodecs die de testtijd en het gegevensvolume drastisch verminderden. De trend om grotere en meer cores in SoC's te integreren, zette zich voort, wat resulteerde in een grotere testlogica en complexiteit van de testarchitectuur. Fysiek bewust DFT werd een standaardpraktijk om de PPA-impact van teststructuren te verminderen en hiërarchische methodologie met gefaseerd testen met behulp van statische test-pin-muxing werd de go-to-teststrategie.

Nu gaan halfgeleiderontwerpen door een ander buigpunt met toepassingen zoals AI en autonoom rijden die de prestatie-eisen verder opdrijven en de adoptie van ontwerpmethodologieën zoals 3D-IC, op chiplet gebaseerde ontwerpen, massaal parallel ontwerp met duizenden gerepliceerde kernen en grote op tegels gebaseerde architectuur om aan deze vereisten te voldoen. Deze ontwerpen van de volgende generatie vereisen opnieuw testtechnologie-innovatie en Synopsys introduceert baanbrekende streaming fabric en sequentiële compressietechnologieën om aan vier belangrijke testvereisten te voldoen:

1. Korte DFT doorlooptijd
2. Minimale testkosten
3. Hoge schaalbaarheid van testoplossingen
4. Test met hoge bandbreedte en test hergebruik door middel van siliciumlevenscyclus

Uitdagingen met huidige testoplossingen

Hoewel de bestaande testcompressie, statische test-pin-muxing en huidige streamingmethoden tot nu toe bevredigende testresultaten hebben opgeleverd voor veel ontwerpen, staan ​​ze voor grote uitdagingen met de belangrijke testbehoeften van aankomende ontwerpen. Voor een korte doorlooptijd moeten de testoplossingen een vereenvoudigde DFT-planning en -implementatie bieden. De statische pin-muxing vereist vaak dat chipontwerpers een tijdrovend, iteratief proces doorlopen om codec input-output-pinnen te schatten, pinnen op het hoogste niveau naar kernen te distribueren en kerntestgroepen te definiëren, allemaal tijdens de ontwerpontwikkeling zonder de volledige kennis van hun patroontelling, vermogen en testtijd. Zelfs met aanzienlijke inspanning leidt deze methode vaak tot een vaste inefficiënte DFT, wat het beheer van het testvermogen een uitdaging maakt en resulteert in een suboptimale testtijd vanwege het onvermogen om het gebruik van de testpins tijdens de test te maximaliseren. De vaste codec-toewijzing vereist ook herontwerp bij hergebruik van een kern, waardoor de doorlooptijd verder wordt vertraagd. De huidige streamingoplossingen pakken verschillende van deze problemen aan, maar vereisen nog steeds het moeizame proces van het bepalen van een effectieve codecconfiguratie om het testvolume te verminderen en de streaming-efficiëntie te behouden, wat bijdraagt ​​​​aan de ontwikkelingstijd en/of suboptimale testgegevens. Er is geavanceerde compressietechnologie nodig die snel kan worden geïmplementeerd, snelle patroongeneratie biedt, het testgegevensvolume en testcycli minimaliseert met behoud van de testkwaliteit.

Wat schaalbaarheid betreft, moet het fysieke ontwerp van de testoplossing gemakkelijk kunnen worden geschaald, aangezien geavanceerde ontwerpschaal- en integratietechnieken worden toegepast zonder afbreuk te doen aan de testkosten of het ontwikkelingsschema. De pin-muxing-techniek resulteert in lange datapaden van en naar codecs die op chipniveau samenkomen, wat een negatieve invloed heeft op de routering en congestie. De impact wordt nog verergerd in op tegels gebaseerde ontwerpen met abutment, omdat deze ontwerpen doorgaans aangepaste logica en extra routering in elke kern met deze architectuur nodig hebben. Dit vormt een grote uitdaging voor chipontwerpers bij het uitbreiden van het ontwerp van honderden naar duizenden kernen.

Ten slotte, naarmate de test zich uitbreidt naar siliciumlevenscyclusbeheer (SLM) om te voldoen aan de betrouwbaarheidsdoelstellingen van apparaten, is testen met hoge bandbreedte over high-speed functionele I/O's (HSIO), met name PCIe en USB, naar voren gekomen als een antwoord op de trend van afnemende testresultaten. bandbreedte met afnemende scan-GPIO's en de behoefte aan stroomlijning van de tests van productie via systeemniveau-test (SLT) tot in-field-test. Dit wordt bereikt door snelle test- en testpatronen te hergebruiken over dezelfde HSIO's voor alle testfasen. De testoplossing moet worden ontworpen om deze mogelijkheid te benutten en de test door middel van de siliciumlevenscyclus te verbeteren. Hoewel pin-muxing-architectuur kan worden aangestuurd door HSIO's, wordt de werksnelheid beperkt door het complexe datapad en de timingbeperkingen, waardoor het niet in staat is ten volle te profiteren van de hoge testbandbreedte die beschikbaar is om de testtijd te verkorten. De bestaande streamingoplossingen bieden ofwel beperkte ondersteuning voor het gebruik van functionele HSIO's voor tests of kunnen deze methode alleen inzetten voor fabricagetests met niet-functionele HSIO's.

Baanbrekende testtijd en oplossing voor het verminderen van testgegevens

Synopsys TestMAX DFT's streaming fabric-functie met sequentiële compressie-oplossing is een programmeerbare, schaalbare en high-speed test fabric met geavanceerde compressie-engine die de testtijd en DFT-uitdagingen van statische pin-muxing-architectuur en huidige testcodecs en streamingtechnieken aanpakt. Het vermindert ook drastisch de testkosten en inspanning voor het testen van de siliciumlevenscyclus met volledige ondersteuning van testen met hoge bandbreedte via HSIO.

Fig. 1: Synopsys streaming fabric met sequentiële compressie.

De sequentiële compressie maakt gebruik van op zaad gebaseerde invoer, multiple-input-shift-register (MISR) gebaseerd op één-bits uitvoer en on-chip vergelijking, wat een eenvoudig codec-ontwerp, snelle patroongeneratie en hoge testvolumeverdichting oplevert, wat zowel de testtijd verkort. en ontwikkeltijd. Zoals weergegeven in figuur 1 heeft de streaming fabric een uniforme, bidirectionele testbus die door elke kern gaat en interfaces met sequentiële compressiecodecs via IEEE 1687 setup-gebaseerde programmeerbare logica genaamd sockets. De sockets standaardiseren de core-to-test-bus-interface voor alle cores in het ontwerp, waardoor de ontwerper DFT snel kan ontwerpen en iteraties en moeilijke ontwerpbeslissingen tijdens het ontwikkelingsproces kan vermijden. De sockets kunnen worden geprogrammeerd na DFT en ontwerpvoltooiing op basis van codecs, kerngroeperingen en hun testtijd en stroomvereisten, waardoor DFT-implementatie op kernniveau onafhankelijk is van middelen op chipniveau. Hierdoor kan een kern ook gemakkelijk opnieuw worden gebruikt in een nieuw ontwerp met streaming-stof door deze in te pluggen en de socket van de kern te programmeren zonder wijzigingen op het hoogste of kernniveau. Deze configureerbaarheid van streaming fabric-logica vereenvoudigt de DFT-implementatie aanzienlijk en versnelt de doorlooptijd.

Fig. 2: Test bandbreedtedistributievergelijking tussen statische pin-muxing en de streaming-stof.

De streaming fabric verkort de testtijd verder door de zeer gecomprimeerde testgegevens efficiënt aan de kernen te leveren. Het bepaalt automatisch de bandbreedtevereiste voor testgegevens voor elke kern op basis van hun testgegevens en configureert sockets om de bandbreedte van de testbus zo optimaal mogelijk naar codecs te verdelen, zodat het gebruik van de testpinnen wordt gemaximaliseerd en de algehele testtijd van de SoC wordt geminimaliseerd, afgebeeld in figuur 2 hierboven.

Een ander niveau van testtijdreductie komt van frequentieschaling van de streaming fabric. GPIO's kunnen doorgaans met hogere snelheden werken dan het scannetwerk van de chip en de architectuur van de streaming fabric zorgt er ook voor dat testgegevens met een veel hogere snelheid kunnen stromen dan de codec en het scannetwerk in de kernen. Met de bandbreedte-afstemmingsmogelijkheid van socket, kan een snellere, smallere streaming-structuur aangedreven door een paar pinnen op het hoogste niveau meerdere langzamere bredere codecs parallel aansturen, waardoor de testtijd verder wordt verkort. Voor veel ontwerpen kan de testbus van streamingoplossingen echter mogelijk nog sneller werken, maar wordt deze beperkt door de snelheid van GPIO's, waardoor de bandbreedte van de testbus onderbenut blijft. De huidige streamingtechnieken stellen voor om veel GPIO's te gebruiken om de resterende bandbreedte te gebruiken door veel langzamere GPIO's te vertalen naar een smalle snellere testbus via aangepaste logica. Deze benadering is niet haalbaar voor geavanceerde ontwerpen die getuige zijn van het verminderen van GPIO's en toenemende HSIO's op de chip vanwege de behoefte aan grote off-chip datatoegang.

De streaming fabric van Synopsys integreert naadloos met de HSIO-to-Scan/TAP-testoplossing met hoge bandbreedte van Synopsys (getoond in afbeelding 3) die testgegevens met aanzienlijk hogere snelheden kan leveren met slechts een paar HSIO's naar een veel bredere streaming fabric-testbus en verkort de testtijd drastisch in vergelijking met verminderde GPIO's. Een ander voordeel van testen ten opzichte van HSIO is dat het de noodzaak voorkomt om afzonderlijke patroonsets te ontwikkelen en te onderhouden voor SLT- en in-field-testen door de fabricagetestpatronen opnieuw te gebruiken, waardoor een complete testoplossing wordt geboden gedurende de hele siliciumlevenscyclus en de time-to-market wordt versneld.

Fig. 3: Test met hoge bandbreedte met functionele hoge snelheid IO (HSIO). Weinig HSIO rijdt brede streaming fabric-testbus.

De reguliere en uniforme architectuur van de streaming-stof maakt een fysieke ontwerpvriendelijke en schaalbare implementatie mogelijk voor alle ontwerpen, inclusief 3D-IC, op chiplet gebaseerde ontwerpen, massaal parallel ontwerp met duizenden gerepliceerde kernen en op grote aanliggende tegels gebaseerde ontwerpen. De standaardinterface bij de kerngrens en de pijplijntestbus zorgt ervoor dat de stof van de ene kern naar de volgende en uiteindelijk naar de pinnen op het hoogste niveau kan gaan voor eenvoudige fysieke integratie en timingsluiting voor zowel aanliggende als niet-aanliggende ontwerpen. De streaming fabric heeft de unieke mogelijkheid om testdata te leveren op meerdere hiërarchische sub-takken tegelijk die afkomstig zijn van de hoofdtest-bus en deze sub-takken kunnen met verschillende snelheden werken. Verder kunnen de ontwerpers subtakken van verschillende breedtes implementeren, afhankelijk van de locatie van elke kern in de lay-out, om een ​​evenwicht te bereiken tussen fysiek ontwerp en vermindering van testtijd. Hoewel de streaming fabric dezelfde testgegevens kan uitzenden naar een willekeurig aantal identieke kernen op de chip om de testtijd aanzienlijk te verkorten, biedt de multi-branching-architectuur ontwerpers ook de flexibiliteit om gegevens naar identieke kernen op een enkele vertakking met een kleinere partitie uit te zenden of op meerdere takken die tegelijkertijd meerdere ontwerppartities bedienen om de PPA van het ontwerp te optimaliseren. Aangezien 3D-IC en op chiplet gebaseerde ontwerpen uitbreidingen zijn van monolithische ontwerpen, is het artikel "Een praktische benadering van DFT voor grote SoC's en AI-architecturen, deel II” gaat in op de details van hoe de streaming-stof zich perfect uitstrekt om ook voor die ontwerpen een ideaal mechanisme voor het leveren van testgegevens te bieden.

Moderne toepassingen zorgen voor een paradigmaverschuiving in ontwerpschaal- en integratiemethodologieën en geavanceerde testtechnologie is vereist om aan de belangrijkste vereisten van deze ontwerpen te voldoen: korte DFT-doorlooptijd, minimale testkosten, hoge schaalbaarheid van testoplossingen, testen met hoge bandbreedte en hergebruik van tests door de siliciumlevenscyclus. De streaming fabric met sequentiële compressie en hoge bandbreedte HSIO-to-Scan/TAP-testtechnologie van Synopsys biedt niet alleen testkosten en kortere doorlooptijd voor apparaten van de volgende generatie, het biedt ook een flexibele, schaalbare fabric-architectuur om de PPA van een ontwerp te optimaliseren met DFT en een complete oplossing voor de gehele siliciumlevenscyclus. Om meer te weten te komen over hoe toonaangevende bedrijven in het ontwerpen van halfgeleiders deze technologieën inzetten om hun kwaliteits- en betrouwbaarheidsdoelen te bereiken, kunt u zich registreren voor de Synopsys Special Interest Group (SIG) evenement.