Dr. Wei is sinds 2020 CEO en CTO van Easy-Logic. Voorafgaand aan deze rol was Dr. Wei sinds 2014 CTO, waar hij het kernalgoritme en de toolstructuur van EasyECO bouwde. Als CEO richt Dr. Wei zich op het bouwen van een sterke bedrijfsinfrastructuur. In zijn CTO-rol onderhoudt hij contacten met strategische ASIC-ontwerpklanten en leidt hij de ondersteuningsinspanningen in het veld om de technologie van EasyECO naadloos af te stemmen op opkomende industriële behoeften. Wei werkte bij Agate Logic als ontwikkelaar van FPGA P&R-algoritmen voordat hij promoveerde.

Dr. Wei behaalde zijn doctoraat in Computer Engineering aan de Chinese Universiteit van Hong Kong en zowel zijn MS- als BS-graad in Computer Science and Technology aan de Tsinghua University.

Vertel ons over Easy-Logic

Easy-Logic is in 2014 opgericht door een groep promovendi met hun begeleider van de Chinese Universiteit van Hong Kong. Terwijl ze op school zaten, analyseerden ze de EDA-oplossingen voor de ASIC-ontwerpindustrie en realiseerden ze zich dat functionele ECO-eisen in een alarmerend tempo toenamen, maar de EDA-industrie reageerde er niet op.

Ze namen deel aan de CAD-wedstrijd van de ICCAD International Conference met behulp van de functionele ECO-gerelateerde algoritmen die in hun onderzoek waren ontwikkeld en wonnen drie keer op rij wereldkampioenen (3-2012). Het vermelden waard, in 2014 was het onderwerp van de wedstrijd functionele ECO geleverd door Cadence. Hun algoritme presteerde twee keer zo goed in vergelijking met dat van andere mededingers.

Met een sterke combinatie van de vereiste expertise op het gebied van productontwikkeling, zette Easy-Logic koers om de ASIC-projectteams in staat te stellen snel te reageren op functionele ECO's tegen aanzienlijk lagere totale kosten.

Nadat het product EasyECO in 2018 voor het eerst werd geïntroduceerd, verrasten positieve reacties uit de ontwerpindustrie de jonge ondernemers. Het aantal klantevaluatieverzoeken overweldigde de startup en Easy-Logic werd al snel een rijzende ster in de EDA-industrie. Momenteel strekt het klantenbestand zich uit over Azië en Noord-Amerika, waaronder veel 's werelds beste halfgeleiderleveranciers.

Welke problemen los je op?

Easy-Logic Technology is een leverancier van oplossingen voor functionele ECO-problemen in het ASIC-ontwerp.

Een functionele ECO-vereiste doet zich voor wanneer er een wijziging is in de RTL-code die de chipfunctie repareert of wijzigt. Functionele ECO betekent dat slechts een kleine patch in het bestaande ontwerp wordt ingevoegd (dwz pre-layout, celroutering of zelfs post-masking) om ervoor te zorgen dat de logische functie van het gepatchte circuit consistent is met de herziene RTL. Het doel is om de RTL-wijziging snel door te voeren zonder het hele ontwerp opnieuw te draaien.

Het ontwerpteam kan in elke fase van het ontwerpproces functionele ECO-verzoeken ontvangen.

Afhankelijk van de ontwerpfase, golft de vereiste RTL-wijziging door ontwerpbeperkingen zoals multi-clock domein en ontwerpregels met laag vermogen, de DFT-testdekkingsvereisten, fysieke beperkingen van de lay-outwijziging, eventueel metaalveranderingen en timingafsluitingen. Er is geen betrouwbare correlatie tussen de complexiteit van RTL-verandering en het succes van lay-out ECO, zelfs als de RTL-verandering eenvoudig lijkt, waarbij een ECO-mislukking betekent dat het project opnieuw moet draaien.

Op dit moment moeten de meeste IC-ontwerpbedrijven nog steeds veel handmatig werk investeren in functionele ECO, omdat toonaangevende EDA-tools nog niet in staat zijn om uitdagende ECO-problemen effectief aan te pakken. Elke hierboven genoemde ontwerprevisie vereist een bekwame ingenieur om het probleem op te lossen op basis van de aard van de RTL-wijziging en de kenmerken van het ASIC-ontwerp.

De automatische ontwerpstroom van Easylogic ECO lost op efficiënte wijze functionele ECO-problemen op voor ontwerpteams.

Welke toepassingsgebieden zijn uw sterkste?

Bijna alle ASIC-ontwerpen vereisen functionele ECO's, maar elke toepassing heeft zijn eigen unieke ECO-uitdagingen. Gelukkig is EasylogicECO gestructureerd om alle uitdagingen aan te kunnen.

Bijvoorbeeld

1. HPC heeft uitdagingen op het gebied van diepe optimalisatie, wat leidt tot grotere verschillen tussen netlist- en RTL-structuur, wat grotere uitdagingen vormt voor ECO-algoritmen.
2. AI-chips bevatten een aanzienlijke hoeveelheid rekenkundige logica, waarvoor gespecialiseerde algoritmen nodig zijn voor rekenkundige logica ECO.
3. Automotive-gebied heeft uitdagingen op het gebied van scankettingbevestiging, aangezien testdekking van cruciaal belang is.
4. Consumentenproducten, zoals paneelcontrollers, hebben uitdagingen bij het adopteren van volgende functionele ECO's, aangezien hun producten veelzijdig moeten zijn en regelmatig worden herzien.

Het kernoptimalisatie-algoritme van EasylogicECO legt de basis voor alle algemene optimalisaties bovenop het algemene algoritme. Een algoritme dat is ontworpen voor elk specifiek toepassingsscenario, maakt het automatisch identificeren en afhandelen van de toepassingsuitdaging mogelijk.

Wat houdt uw klanten 's nachts wakker?

Zoals eerder vermeld, is er geen garantie voor het succes van functionele ECO en elke mislukte functionele ECO-taak betekent een projectvertraging van weken tot maanden. Hoe dichter het bij de tape-out-fase komt, hoe groter de uitdagingen bij het behalen van succes. Een re-spin wanneer het ontwerp bijna is afgeplakt, kan zelfs het product doden, dus de enorme druk op het succes van de ECO-taak, binnen de kortste ECO-doorlooptijd, duwt ontwerpers soms over de rand.

Functionele ECO is nooit een eenvoudige klus. Het belang ervan is een consensus in de branche geworden, en toch konden grote EDA-bedrijven tot op de dag van vandaag nog steeds geen bevredigende oplossingen bieden. De knagende onzekerheid of de ECO-taak succesvol kan zijn, is buitengewoon stressvol.

Hoe ziet het concurrentielandschap eruit en hoe onderscheid je je?

De meeste ASIC-ontwerpbedrijven moeten nog steeds veel mankracht investeren in complexe functionele ECO-cases, aangezien de oplossingen van de grote EDA-leveranciers de klus niet efficiënt konden klaren.

Easy-Logic is een nieuwkomer in het functionele ECO-landschap. Het paradepaardje van Easy-Logic, EasylogicECO, maakt gebruik van gepatenteerde optimalisatie-algoritmen om een ​​combinatie te creëren van

1. De kleinste ECO-patch
2. De gemakkelijkste tool om complexe gevallen aan te pakken
3. De meest geschikte toolflow om de diepte van ECO-ontwerpveranderingen aan te pakken

Dat onderscheidt EasylogicECO van andere oplossingen.

Aan welke nieuwe functies werk je? 

Functionele ECO vereist een complete ontwerpflow/toolchain. Na Functional ECO zijn ook DFT ECO, PR ECO, Timing ECO, Metal ECO vereist. Momenteel is er geen volledige oplossing beschikbaar voor al deze behoeften. Easy-Logic zet zich in voor het ontwikkelen van een toolchain voor het volledige functionele ECO-proces, waarmee klanten eenvoudig kunnen navigeren van een RTL-wijziging naar een GDS2-wijziging.

Hoe gaan klanten normaal gesproken om met Easy-Logic?

De gemakkelijkste manier is om een ​​e-mail te sturen naar het Easy-Logic Customer Response Team via de Ons Contacten formulier op de Easy-Logic website. Het veldteam van Easy-Logic zal binnenkort contact opnemen met de afzender.

Nu reizen mogelijk is, zal Easy-Logic op veel conferentie-evenementen verschijnen, de volgende is DAC 2023 in San Francisco. Maak een afspraak voor het evenement of kom gewoon langs voor een gedetailleerd gesprek over de oplossing.

Lees ook:

Interview met CEO: Issam Nofal van IROC Technologies

Interview met CEO: Ravi Thummarukudy van Mobiveil

Ontwikkeling van IoT-apparaten met het laagste vermogen met Russell Mohn

Deel dit bericht via:

• Door SEO aangedreven content en PR-distributie. Word vandaag nog versterkt.
• EVM Financiën. Uniforme interface voor gedecentraliseerde financiën. Toegang hier.
• Quantum Media Groep. IR/PR versterkt. Toegang hier.
• PlatoAiStream. Web3 gegevensintelligentie. Kennis versterkt. Toegang hier.
• Bron: https://semiwiki.com/eda/330091-ceo-interview-dr-sean-wei-of-easy-logic/