제퍼넷 로고

RISC-V 설계의 실리콘 전 에뮬레이션을 위한 FPGA 기반 HW/SW 플랫폼(바르셀로나 슈퍼컴퓨팅 센터)

시간

"Makinote: RISC-V 설계의 실리콘 전 에뮬레이션을 위한 FPGA 기반 HW/SW 플랫폼"이라는 제목의 기술 문서가 Barcelona Supercomputing Center와 Universitat Politècnica de Catalunya의 연구원들에 의해 출판되었습니다.

요약 :

“특히 RISC-V 기반 설계의 보급이 증가함에 따라 실리콘 생산 전에 칩 기능을 에뮬레이션하는 것이 중요합니다. FPGA는 고속 및 재구성 가능한 아키텍처로 인해 이러한 목적에 유망한 후보입니다. 본 논문에서는 대규모 크기를 에뮬레이트하기 위해 다수의 FPGA(총 96개 AMD/Xilinx Alveo U55c)로 구성된 바르셀로나 슈퍼컴퓨팅 센터(BSC-CNS)에서 호스팅되는 FPGA 기반 클러스터 플랫폼인 Makinote를 소개합니다. RTL 설계(최대 750M ASIC 셀). 또한 설계자가 최소한의 노력으로 대규모 FPGA 클러스터를 쉽게 활용할 수 있는 강력한 도구인 FPGA 쉘을 소개합니다. 제안된 FPGA 셸은 RTL 개발자가 PCIe Gen4, DRAM(DDR4 및 HBM), ETH10g/100g와 같은 필요한 포트에 자동으로 연결하여 이러한 설계를 여러 FPGA에 신속하게 포팅할 수 있는 사용하기 쉬운 인터페이스를 제공합니다. 또한 RISC-V 기반 아키텍처를 활용하기 위한 특정 드라이버가 FPGA 셸과 관련된 도구 세트 내에 제공됩니다. 추가 확장을 위해 도구를 온라인으로 출시합니다.
우리는 RISC-V 프로세서를 에뮬레이션하고 32개의 FPGA에서 실행되는 HPC Challenge 애플리케이션을 실험함으로써 하드웨어 플랫폼(즉, FPGA 클러스터)과 소프트웨어 도구(즉, FPGA Shell)의 효율성을 검증합니다. 우리의 결과는 단일 FPGA 사례에 비해 성능이 8배 향상되었음을 보여줍니다.”

찾기 여기에 기술 문서가 있습니다. 2024년 XNUMX월 출판(사전 인쇄).

Perdomo, Elias, Alexander Kropotov, Francelly Cano, Syed Zafar, Teresa Cervero, Xavier Martorell 및 Behzad Salami. “Makinote: RISC-V 설계의 실리콘 전 에뮬레이션을 위한 FPGA 기반 HW/SW 플랫폼.” arXiv 사전 인쇄 arXiv:2401.17984 (2024).

관련 독서
RISC-V 마이크로 아키텍처 검증
프로세서를 검증하는 것은 지침이 작동하는지 확인하는 것 이상이지만 업계는 제한된 지식 기반과 소수의 전용 도구를 기반으로 구축되고 있습니다.
AI, 증가하는 칩 복잡성으로 인해 프로토타이핑이 복잡해짐
지속적인 업데이트, 더 많은 변수, 와트당 성능에 대한 새로운 요구가 설계 프런트 엔드의 변화를 주도하고 있습니다.

spot_img

최신 인텔리전스

spot_img