제퍼넷 로고

IP 중심 설계를 위한 변환 모델 – Semiwiki

시간

HelixIPLM, IP 중심 설계로 반도체 개발 가속화

반도체 설계는 시간이 지남에 따라 더욱 다양한 제품과 복잡성이 증가하는 설계를 처리하기 위해 발전해 왔습니다. 조직에서는 전 세계에 분산된 팀 리소스를 활용하여 출시 기간에 대한 극심한 압박을 해결해 왔습니다. 한때 소규모 프로젝트와 긴 일정에 잘 작동했던 프로젝트 중심 설계 방법론은 현대 반도체 환경의 요구 사항을 충족하는 데 어려움을 겪고 있습니다. 이는 고립된 사일로를 만들고, 재사용을 방해하며, 중복성을 촉진합니다. 추적성은 기껏해야 매우 어려워지며, 수동 조정과 서로 다른 데이터 관리 시스템의 무게로 인해 글로벌 협업이 부담을 받습니다. 실수와 디자인 격차로 인해 엄청난 비용이 발생했으며, 디자인 팀의 전 세계적 분산은 특히 역동적인 지정학적 현실로 인해 새로운 복잡성을 제시합니다.

비용을 관리하고 출시 기간 요구 사항을 충족하면서 야심 찬 목표를 달성하려면 보다 효율적인 설계 방식이 필요합니다. 유망한 솔루션 중 하나는 IP 중심 설계 접근 방식입니다.

IP 중심 설계: 패러다임 전환

IP 중심 설계 접근 방식은 전체 설계 프로세스를 재구성하여 재사용 가능한 지적 재산(IP) 블록을 개발 주기의 중심에 배치합니다. 이러한 사전 검증되고 최적화된 모듈은 새로운 칩의 구성 요소가 되어 다양한 이점을 제공합니다. 입증된 IP의 용도를 변경하면 설계 팀이 과거의 반복 작업과 비용이 많이 드는 재작업을 뛰어넘어 경쟁에서 앞서 나갈 수 있습니다. 중앙 집중식 IP 저장소는 원활한 협업과 엔드 투 엔드 프로젝트 추적을 촉진하고 워크플로를 간소화하며 책임을 보장합니다. 사전 최적화된 IP는 신뢰성과 성능을 보장하여 소비자가 신뢰하는 견고하고 믿을 수 있는 제품으로 거듭납니다. IP 중심 설계는 본질적으로 확장 가능하며 지속적으로 증가하는 설계 공간과 더 큰 제품 포트폴리오를 수용하기 위해 쉽게 적응할 수 있습니다.

IP 중심 설계를 위한 로드맵

프로젝트 중심 설계 방법론에서 IP 중심 설계 방법론으로 전환하는 것은 하루아침에 이루어지지 않습니다. IP 중심 설계로 전환하는 데 어려움이 없는 것은 아닙니다. 단순한 방법론의 변화가 아니라 사고방식의 변화입니다. 레거시 시스템, 뿌리 깊은 습관, 문화적 저항이 초기 장애물이 될 수 있습니다. 각 팀은 특정 영역에서 다양한 성숙도 수준을 가질 수 있으며, 모델을 구현하려면 신중한 계획과 조직의 동의가 필요합니다.

Perforce는 변환 모델을 제시하는 백서 이는 조직이 이 여정을 탐색할 수 있는 청사진을 제공합니다. 이 모델은 IP 중심 설계 방법론을 성공적으로 달성하기 위해 조직이 거쳐야 하는 5가지 주요 변환 수준을 설명합니다.

레벨 1: IP 중심 설계 수용

설계 블록은 각각 종속성 목록이 포함된 지적 재산(IP)으로 모델링됩니다. 이를 통해 일반 데이터 관리 도구 외부에서 버전 지정이 가능한 계층적 디자인 모델이 생성됩니다. IP의 정의는 제3자 제공업체의 사전 패키지된 설계 블록뿐만 아니라 특정 프로젝트, 프로젝트 간 공유 또는 중앙 팀에서 제공하는 설계 블록을 포함하여 설계의 모든 블록을 포괄하도록 확장됩니다.

레벨 2: 발견 및 재사용

기본 데이터 관리와 별개로 모델링된 IP는 동적 카탈로그로 발전합니다. 카탈로그를 통해 사용자는 위치 및 콘텐츠에 관계없이 메타데이터를 기반으로 사용 가능한 IP를 검색, 필터링 및 이해할 수 있습니다. 이를 통해 원활한 IP 검색이 가능하고 프로젝트 구성을 표준화하여 설계 프로세스에 추적성을 포함시킵니다. 이제 팀은 정보에 입각한 제작-구매 결정을 내릴 수 있어 설계 노력을 간소화하는 재사용 문화를 조성할 수 있습니다.

레벨 3: 대규모 엔터프라이즈 개발

레벨 3은 전 세계 광범위한 사용자 커뮤니티의 요구 사항을 충족하기 위해 시스템을 확장하는 과제를 해결합니다. 시스템은 팀과 사용자 수가 증가함에 따라 팀이 하드웨어 리소스를 추가할 수 있도록 수평 확장을 위해 설계되어야 합니다. 특히 여러 팀이 프로젝트와 설계 센터에서 협업할 때 효과적인 IP 검색 및 재사용을 위해서는 로컬 또는 로컬에 가까운 응답 시간이 중요합니다.

레벨 4: 추적 기능 내장

중앙 시스템은 설계와 관련된 모든 데이터와 메타데이터의 단일 소스가 됩니다. 사용자와 작업흐름은 필요한 모든 설계 데이터와 메타데이터를 찾을 수 있어 완전한 추적성을 보장합니다. 이 수준은 규정 준수에 설계 증명 및 출처 확인이 필요한 표준이 적용되는 산업에 매우 중요합니다. 이 수준의 효과적인 통합을 통해 조직은 ISO 26262, ITAR 또는 CFR21과 같은 표준 준수를 확인할 수 있습니다.

레벨 5: 플랫폼 범위에서의 계획

최고 수준의 IP 중심 설계에는 통합 시스템에서 플랫폼의 모든 구성 요소를 모델링하는 작업이 포함됩니다. 이는 진행 중인 작업을 추적하는 것 이상으로 프로젝트를 계획하고 향후 요구 사항을 예측하기 위한 플랫폼을 제공합니다. 이 수준을 통해 기업 전체의 사용자는 기존 IP와 진행 중인 IP에 대한 계획을 보고 협업을 촉진하고 설계에 영향을 미치며 설계 팀 전체의 노력을 간소화할 수 있습니다.

요약

IP 중심 설계를 위한 변환 모델은 기하급수적인 복잡성, 글로벌 협업, 극심한 출시 기간 압박 등의 과제를 극복하기 위한 성공을 위한 전략적 청사진으로 등장합니다. IP 중심 디자인으로의 여정은 어려워 보일 수 있지만 그에 대한 보상은 부인할 수 없습니다. 첫 번째 단계를 밟고 신뢰할 수 있는 솔루션 제공업체와 협력함으로써 조직은 이 여정을 탐색하고 잠재력을 최대한 활용할 수 있습니다. Perforce는 성공적인 구현에 필요한 기반, 구조 및 확장성을 제공하는 반도체 솔루션을 제공합니다. 제품 페이지를 방문하세요.

Perforce를 활용하는 조직은 향상된 협업, 가속화된 설계 주기, 정보에 입각한 구축-구매 결정, 설계 팀 전체의 간소화된 노력을 기대할 수 있습니다. 정보를 요청하려면 여기를 클릭하세요.

또한 읽기 :

칩렛과 IP 그리고 신뢰 문제

하드웨어 설계의 DevOps 동향에 대한 통찰력

칩렛 기반 SoC를 위한 IP 수명주기 관리

다음을 통해이 게시물 공유 :

spot_img

최신 인텔리전스

spot_img