제퍼넷 로고

패키지 설계 초기 단계에서 다양한 유형의 IC 스택의 변형 예측

시간

Siemens EDA, D2S 및 Univ의 연구원들은 "칩 패키지 상호 작용 효과 평가를 위한 고급 시뮬레이션 방법론을 사용하여 변형 연구"라는 제목의 새로운 기술 논문을 발표했습니다. 그르노블 알프스, CEA, 레티.

요약 :
“패키지 제조로 인해 생성된 다이 응력 변화를 분석하는 물리학 기반 다중 스케일 시뮬레이션 방법이 변형 연구에 사용됩니다. 이 방법론은 좌표 의존적 이방성 유효 특성 추출기와 유한 요소 분석(FEA) 엔진을 결합하고 기계적 응력을 패키지 규모에서 전역적으로 계산할 뿐만 아니라 기능 규모에서 로컬로 계산합니다. 패키지 설계 초기 단계의 기계적 고장 분석을 위해 도구 교정에 변형 측정이 사용되었습니다. 가열 및 후속 냉각 중 인쇄 회로 기판(PCB), 인터포저 및 칩렛 샘플의 변형 측정을 사용하여 모델 매개변수를 보정했습니다. PCB-인터포저-칩렛 스택으로 표현된 전체 패키지에 대한 변형 시뮬레이션 결과는 측정 프로파일과 전체적으로 좋은 일치를 보여줍니다. 수행된 연구는 개발된 전자 설계 자동화(EDA) 도구와 방법론이 패키지 설계 초기 단계에서 다양한 유형의 IC 스택에서 정확한 변형 예측에 사용될 수 있음을 보여줍니다.”

기술 찾기 여기에 종이. 2024년 XNUMX월 게시.

Jun-Ho Choy, Stéphane Moreau, Catherine Brunet-Manquat, Valeriy Sukharev 및 Armen Kteyan. 2024. 칩 패키지 상호 작용 효과를 평가하기 위한 고급 시뮬레이션 방법론을 사용한 변형 연구. 2024 물리적 디자인에 관한 국제 심포지엄(ISPD '24) 진행 중. 컴퓨팅 기계 협회, 뉴욕, 뉴욕, 미국, 85-90. https://doi.org/10.1145/3626184.3635284

spot_img

최신 인텔리전스

spot_img