태그: 설계 및 검증

"RISC-Vlim, RISC-V Framework for Logic-in-Memory Architectures"라는 제목의 새로운 기술 문서가 토리노 대학교(University of Tor)의 Politecnico di Torino(이탈리아) 연구원들에 의해 발표되었습니다.

그래프 기반의 형식적 동등성 검사 방법

반도체2022 년 9 월 14 일

브레멘 대학의 연구원들이 "시스템 수준 및 SPICE 수준 선형 회로 모델의 동등성 검사"라는 제목의 새로운 연구 논문을 발표했습니다.

HIL(Hardware-In-The-Loop) 시뮬레이션 개요

반도체2022 년 9 월 2 일

"Hardware-in-the-Loop Simulation: A Historical Overview of Engineering Challenges"라는 제목의 이 기술 문서는 슬로베니아 마리보르 대학의 연구원들이 발표했습니다. 개요:“현대적인 디자인...

나노시트 FET(NSFET)의 특성을 평가하기 위한 인공신경망(ANN) 기반 모델

반도체2022 년 9 월 2 일

"3nm 이하 노드 이머징 트랜지스터를 위한 기계 학습 기반 컴팩트 모델링"이라는 제목의 이 새로운 기술 논문은 한국 성균관대학교 연구원들에 의해 출판되었습니다. 요약: “이 논문에서 우리는 ...

DNN 가속기의 정확도 저하, 데이터 이동 및 에너지 소비를 최소화하는 알고리즘 HW 프레임워크(Georgia Tech)

반도체2022 년 8 월 31 일

"혼성 신호 DNN 가속기의 불완전성을 극복하기 위한 알고리즘-하드웨어 공동 설계 프레임워크"라는 제목의 이 새로운 연구 논문은 Georgia Tech의 연구원들이 발표했습니다. 에 따르면...

에지 인텔리전스(USC)를 위한 새로운 P2M(In-Pixel-in-Memory) 패러다임

반도체2022 년 8 월 24 일

USC(University of Southern California)의 연구원들이 "자원이 제한된 TinyML 애플리케이션을 위한 메모리 내 픽셀 처리 패러다임"이라는 새로운 기술 문서를 발표했습니다. 에 따르면...

DNN-Opt, 아날로그 크기 조정을 위한 새로운 DNN(Deep Neural Network) 기반 블랙박스 최적화 프레임워크

반도체2022 년 8 월 19 일

"DNN-Opt: 심층 신경망을 사용한 아날로그 회로 크기 조정을 위한 RL 영감 최적화"라는 제목의 이 기술 문서는 University...

Gemmini: 오픈 소스, 전체 스택 DNN 가속기 생성기(DAC Best Paper)

반도체2022 년 8 월 19 일

"Gemmini: 전체 스택 통합을 통한 체계적인 딥 러닝 아키텍처 평가 활성화"라는 제목의 이 기술 문서는 UC Berkeley의 연구원과 공동 저자인...

RISC-V 코어 내 긴밀한 통합을 위한 FP16 행렬 곱셈용 저전력 HW 가속기

반도체2022 년 8 월 3 일

"RedMulE: RISC-V 기반 초저전력 SoC에 대한 적응형 딥 러닝을 위한 컴팩트 FP16 행렬 곱셈 가속기"라는 제목의 이 새로운 기술 문서는 ...

12 1 페이지 2

생성 데이터 인텔리전스

태그: 설계 및 검증

칩 산업 주간 검토

톱 뉴스

주간 검토: 반도체 제조 및 테스트

범용 모놀리식 3D 시스템을 위한 코어 및 캐시 계층 재설계

RISC-V 가상 프로토타입

최신 인텔리전스

종단 간 신뢰할 수 있는 IC 설계 흐름을 가능하게 하는 안전한 물리적 설계 로드맵

빠르고 유연한 FPGA 기반 NoC 하이브리드 에뮬레이션

안전 지향 시스템 하드웨어 아키텍처 탐색 프레임워크

MIT & UC 버클리: "Exo" 프로그래밍 언어, HW 가속기를 위한 고성능 코드 작성

시뮬레이션 기반 검증 중 자동 테스트 바이어스를 위한 Coverage-Directed 테스트 선택 방법

U. Of Florida: 리버스 엔지니어링으로부터 칩 설계 IP 보호

MIT: 레고 스타일 디자인의 스택형 AI 칩