제퍼넷 로고

컴퓨터 칩용 2차원 나노기술 소재

시간

영상

CMOS(Complementary Metal Oxide Semiconductor)용 XNUMX차원 물질 기반 트랜지스터가 활발히 연구되고 있습니다. 기술 확장; 그럼에도 불구하고 다운스케일링은 높은 금속-반도체 접촉 저항으로 인해 어려운 것으로 보입니다.

2차원(1D) 나노 물질은 고속 집적 회로 및 매우 낮은 전력 사용을 위해 기존 CMOS 반도체를 대체할 수 있습니다. CMOS는 약 XNUMX나노미터 회로의 물리적 한계에 도달하고 있습니다.

이러한 장치의 실험실 성능은 여러 벤치마크 메트릭에 대한 장치 및 시스템에 대한 국제 로드맵(IRDS) 요구 사항을 충족하는 것으로 나타났습니다.

소스 및 드레인 단자에서 본질적으로 낮은 저항 접촉을 제공하기 위해 MXene의 고유한 화학적 특성을 이용하는 도핑 없는 트랜지스터 아키텍처. 이 개념은 적절한 기능 그룹의 높은 처리량 스크리닝과 일관된 양자 전송 계산에 의해 검증되었습니다. 기술 로드맵 사양과의 비교는 이러한 기능적으로 설계된 MXene 장치가 2D 트랜지스터를 위한 기술 축소 솔루션을 제공할 수 있음을 암시합니다. 높은 처리량 방법론은 우수한 성능을 위한 적절한 반도체-금속 조합을 발견하기 위해 다중 금속층 MXene으로 확장될 수 있습니다.

연구원들은 저저항 접점을 제공하기 위해 MXenes의 천연 재료 화학을 활용하는 기능 그룹 엔지니어링 단층 트랜지스터 아키텍처를 제안합니다. 그들은 먼저 하이브리드 밀도 기능 이론 기반 계산을 수행하여 MXene 데이터베이스에서 16개 이상의 재료를 스크리닝하여 23,000세트의 보완 트랜지스터 구성을 찾은 다음 일관된 양자 전송 계산을 수행하여 시뮬레이션을 수행하는 자동화된 고처리량 계산 파이프라인을 설계합니다. 10 nm ~ 3 nm 범위의 채널 길이에 대한 전류-전압 특성. 이러한 장치의 성능은 여러 벤치마크 메트릭(전류, 전력 손실, 지연 및 하위 임계값 스윙)에 대한 장치 및 시스템에 대한 국제 로드맵(IRDS)의 요구 사항을 충족하는 것으로 나타났습니다. 제안된 균형 모드, 기능적으로 설계된 MXene 트랜지스터는 도핑이 없는 본질적으로 낮은 접촉 저항을 가능하게 함으로써 서브데칸노미터 기술 확장을 위한 현실적인 솔루션으로 이어질 수 있습니다.

Brian Wang은 미래파 사상가이자 월 1만 명의 독자를 보유한 인기 있는 과학 블로거입니다. 그의 블로그 Nextbigfuture.com은 #1 과학 뉴스 블로그로 선정되었습니다. 우주, 로봇 공학, 인공 지능, 의학, 노화 방지 생명 공학 및 나노 기술을 포함한 많은 파괴적인 기술과 트렌드를 다룹니다.

최첨단 기술을 식별하는 것으로 알려진 그는 현재 스타트업의 공동 창립자이자 잠재력이 높은 초기 단계 기업을 위한 기금 마련자입니다. 그는 심층 기술 투자를 위한 할당 연구 책임자이자 Space Angels의 Angel Investor입니다.

기업에서 자주 연사로 활동하는 그는 TEDx 연사, Singularity University 연사 및 라디오 및 팟캐스트의 수많은 인터뷰 게스트였습니다. 그는 공개 연설과 약혼 자문에 개방적입니다.

spot_img

최신 인텔리전스

spot_img