기존 칩과 마찬가지로 전력 반도체에서도 과제의 수가 늘어나고 있습니다. 특히 더 높은 전압과 증가된 성능 요구 사항과 관련하여 열 방출 및 변화도, 새로운 설계 규칙 및 레이아웃 문제를 고려해야 합니다. Fraunhofer IIS 적응형 시스템 엔지니어링 부문의 설계 방법론 책임자인 Roland Jancke는 전력 반도체를 다른 장치와 통합하는 데 따른 문제, 다양한 패키징 영향, 시간이 지남에 따라 이러한 장치의 성능이 저하되는 방식에 대해 설명합니다.

[포함 된 콘텐츠]