국립대만대학 연구진은 "고층 적층형 GeSi 나노와이어 전계 효과 트랜지스터의 제조 및 성능"이라는 제목의 기술 논문을 발표했습니다.

요약 :

“수평 게이트 올라운드 전계 효과 트랜지스터(GAAFET)는 우수한 정전기 특성과 짧은 채널 제어로 인해 FinFET를 대체하는 데 사용됩니다. 고도로 적층된 나노와이어 채널은 이러한 장치의 구동 전류를 향상시키고 작은 설치 공간으로 인해 전체 트랜지스터 밀도를 향상시키는 것으로 널리 알려져 있습니다. 여기서는 적층형 16 Ge를 사용한 나노와이어 FET의 제조 및 특성화를 보여줍니다._0.95Si_0.05 나노와이어 및 적층형 12 Ge_0.95Si_0.05 기생 채널이 없는 나노와이어. 장치의 전류가 높습니다(I_ON) 오버드라이브 전압(V)에서 스택당 190μA(채널 설치 공간당 9400μA/μm)_OV) = 드레인-소스 전압(V_DS) = 0.5V 및 높은 최대 트랜스컨덕턴스(G_m,최대) V에서 490μS(24000μS/μm)_DS = 보고된 Si/Ge/GeSi 0.5D nFET 중 3V. 트랜지스터 성능은 CV/I로 표시되는 지연으로 평가할 수 있습니다. 만약 트랜지스터 I_ON 이를 개선하면 표준 셀의 지연을 줄여 회로의 동작 속도를 높일 수 있다. 문턱하 경사 감소 및 I_ON/I_떨어져서 기생 채널 제거를 통해 개선이 이루어졌습니다. TCAD(기술 컴퓨터 지원 설계) 시뮬레이션에서 접점을 감싸는 것은 채널 간의 전류 차이를 줄이는 데 유용합니다. 트랜지스터 높이를 적절하게 설계하면 게이트 지연도 개선할 수 있습니다.”

찾기 여기에 기술 문서가 있습니다. 2023년 XNUMX월 출판.

Chen, YR., Liu, YC., Lin, HC. 외. 고도로 적층된 GeSi 나노와이어 전계 효과 트랜지스터의 제조 및 성능. 커먼엔지니어링 2, 77(2023). https://doi.org/10.1038/s44172-023-00126-8

관련 독서
디자이너가 GAA에 대해 알아야 할 사항
Gate-all-around는 finFET을 대체할 예정이지만 그 자체로 여러 가지 과제와 알려지지 않은 문제가 있습니다.

• SEO 기반 콘텐츠 및 PR 배포. 오늘 증폭하십시오.
• PlatoData.Network 수직 생성 Ai. 자신에게 권한을 부여하십시오. 여기에서 액세스하십시오.
• PlatoAiStream. 웹3 인텔리전스. 지식 증폭. 여기에서 액세스하십시오.
• 플라톤ESG. 탄소, 클린테크, 에너지, 환경, 태양광, 폐기물 관리. 여기에서 액세스하십시오.
• PlatoHealth. 생명 공학 및 임상 시험 인텔리전스. 여기에서 액세스하십시오.
• 출처: https://semiengineering.com/highly-stacked-nanowire-fets-to-enhance-drive-current-and-transistor-density/