Logo Zephyrnet

Etichetta: architettura del set di istruzioni

Gli FPGA SoC PolarFire® tolleranti alle radiazioni offrono basso consumo, zero disturbi di configurazione, architettura RISC-V per applicazioni spaziali

Insieme all'ecosistema Mi-V di Microchip, la nuova famiglia di dispositivi aiuta i progettisti di sistemi a ridurre potenza, dimensioni e peso e ad accelerare il time-to-market.

Top News

WEBINAR: sfruttare l'IP RISC-V certificato per realizzare chip automobilistici di grado ASIL ISO 26262 – Semiwiki

L’industria automobilistica impone requisiti severi in materia di sicurezza funzionale. Per le aziende di semiconduttori coinvolte nei chip automobilistici e ancora più a monte nella proprietà intellettuale del silicio...

Arm investe in Raspberry Pi per consolidare l'influenza sugli sviluppatori IoT

Informazioni sull'autore Di Ryan Daws | 3 novembre 2023 Categorie: IoT, ...

La prototipazione FPGA di S2C accelera l'iterazione del processore XiangShan RISC-V – Semiwiki

S2C ha annunciato che il Beijing Institute of Open Source Chip (BOSC) ha adottato il suo sistema logico Prodigy S7-19P, una soluzione di prototipazione FPGA basata su VU19P, nel...

Un'isola di sicurezza per l'uso sicuro dei dispositivi HPC per i sistemi critici per la sicurezza con RISC-V

Un documento tecnico intitolato "Envisioning a Safety Island to Enable HPC Devices in Safety-Critical Domains" è stato pubblicato dai ricercatori del Barcelona Supercomputing Center e...

Democratizzare l'informatica a conoscenza zero: il potere della rete bonsai di RISC Zero – Blockchain Capital

Di Bart Stephens, Ryan Sproule e Yuan Han Li Immagina un mondo in cui la riservatezza dei dati, la sicurezza e la fiducia non siano più un problema, in cui la fornitura di software...

Mirabilis invita i System Architects al DAC 2023 a San Francisco – Semiwiki

Gli architetti di sistema hanno il difficile compito di scegliere l'architettura più efficiente esplorando approcci alternativi, monitorando e testando i requisiti. Utilizzo di un modello basato su...

Processori di programmazione in architetture eterogenee

La programmazione dei processori sta diventando più complicata in quanto più e diversi tipi di elementi di elaborazione sono inclusi nella stessa architettura. Mentre gli architetti di sistema possono divertirsi...

Storia dell'architettura della CPU SPARC

presenta piacevolmente la curiosa storia dell'architettura del processore SPARC. SPARC, abbreviazione di Scalable Processor Architecture, ha definito alcuni dei più riusciti commercialmente...

Baidu investe nella startup di chip RISC-V StarFive

Il 23 marzo, StarFive, la startup di tecnologia dei chip RISC-V con sede a Shanghai, ha annunciato di aver ricevuto un investimento dal gigante cinese della ricerca Baidu di un...

Tiempo Secure annuncia TESIC RISC-V Secure Element IP e sviluppo...

Tiempo Secure Mikael Dubreucq, Tiempo Secure VP Global Sales and Marketing, afferma: "Con l'introduzione di Tiempo Secure TESIC RISC-V Secure Element...

Fujitsu fornisce un sistema di supercomputer alla Japan Meteorological Agency per la previsione di bande pluviali lineari e piogge torrenziali

TOKYO, 27 febbraio 2023 - (JCN Newswire) - Fujitsu ha annunciato oggi di aver fornito un nuovo sistema di supercomputer alla Japan Meteorological Agency (di seguito...

Intervista al CEO: Axel Kloth di Abacus

Fisico di formazione, Axel è abituato alla necessità di calcolo su larga scala. Ha scoperto più di 30 anni fa che la scalabilità delle prestazioni del processore...

L'ultima intelligenza

spot_img
spot_img