Viele Jahre lang bestimmten monolithische Chips die Halbleiterinnovation. Neue Mikroprozessoren definierten neue Märkte, ebenso wie neue Grafikprozessoren und Mobiltelefonchips. Das Ziel war es, zum nächsten Knotenpunkt zu gelangen, und als die Gießerei ein funktionierendes Teil auslieferte, wurde der Sieg verkündet. Wie wir wissen, ist dies im Wandel. Die Halbleiterinnovation wird heute durch eine Sammlung von Chips vorangetrieben, die eng in neue Verpackungsmethoden integriert sind und auf denen hochkomplexe Software läuft. Die Auswirkungen dieser Änderungen sind erheblich. Es sind umfassende technische Fähigkeiten, Investitionen in die Infrastruktur und die Zusammenarbeit im Ökosystem erforderlich. Aber wie kommt all das zusammen, um die Erfindung des nächsten großen Dings zu ermöglichen? Schauen wir uns an, wie TSMC sich neu definiert Gießerei um Produkte der nächsten Generation zu ermöglichen.

Was ist eine Gießerei?

Der traditionelle Aufgabenbereich einer Gießerei besteht in der Herstellung, Prüfung, Verpackung und Lieferung eines funktionierenden monolithischen Chips in großen Mengen. Zu den unterstützenden Technologien gehören eine Fabrik zur Implementierung eines Prozessknotens, ein PDK, validiertes IP und ein EDA-Entwurfsablauf. Ausgestattet mit diesen Fähigkeiten werden neue Produkte mit neuen monolithischen Chips ermöglicht. Das alles hat viele Jahrzehnte lang ganz gut funktioniert. Doch heutzutage erfordert die Komplexität neuer Produktarchitekturen, verstärkt durch einen Software-Stack, der typischerweise KI-Funktionen ermöglicht, weit mehr als einen einzelnen, monolithischen Chip. Es gibt viele Gründe für diese Abkehr von monolithischen Chiplösungen und das Ergebnis ist ein deutlicher Anstieg von Multi-Chip-Lösungen.

Über diesen Wandel im Innovationsparadigma, den er ermöglicht, ist viel geschrieben worden. Aus Zeitgründen werde ich hier nicht weiter darauf eingehen. Es gibt viele Informationsquellen, die die Gründe für diese Verschiebung erklären. Hier ist eine gute Zusammenfassung dessen, was passiert.

Die Quintessenz all dessen ist, dass sich die Definition von Produktinnovation erheblich verändert hat. Über viele Jahrzehnte lieferte die Gießerei die Technologie, die zur Förderung von Innovationen erforderlich war – ein neuer Chip in einem neuen Prozess. Die heutigen Anforderungen sind weitaus komplexer und umfassen mehrere Chips (oder Chiplets), die verschiedene Teile der Funktionalität des neuen Systems bereitstellen. Diese Geräte beschleunigen häufig KI-Algorithmen. Einige erfassen die Umgebung, führen Mixed-Signal-Verarbeitung durch oder kommunizieren mit der Cloud. Und andere liefern riesige, lokale Speicher-Arrays.

All diese Funktionen müssen in einem dichten Paket bereitgestellt werden, um dem erforderlichen Formfaktor, der Verlustleistung, der Leistung und der Latenz neuer, weltverändernder Produkte gerecht zu werden. Hier stellt sich die Frage: Was ist aus der Gießerei geworden? Die Bereitstellung der Basistechnologie für all diese Innovationen erfordert viel mehr als in der Vergangenheit. Wird die Gießerei nun Teil einer komplexeren Wertschöpfungskette oder gibt es einen vorhersehbareren Weg? Einige Organisationen verstärken sich. Sehen wir uns an, wie TSMC die Gießerei neu definiert, um Produkte der nächsten Generation zu ermöglichen.

Die Schlüsseltechnologien für Produkte der nächsten Generation

Es sind neue Materialien und neue Fertigungsmethoden erforderlich, um die dichte Integration zu erreichen, die für Produkte der nächsten Generation erforderlich ist. TSMC hat eine vollständige Palette dieser Technologien entwickelt, die in einem integrierten Paket namens TSMC 3DFabric™ bereitgestellt werden.

Das Chip-Stacking erfolgt mit einem Front-End-Prozess namens TSMC-SoIC™ (System on Integrated Chips). Es sind sowohl Chip-on-Wafer- (CoW) als auch Wafer-on-Wafer- (WoW) Funktionen verfügbar. Beim Übergang zum Back-End-Advanced-Packaging stehen zwei Technologien zur Verfügung. InFO (Integrated Fan-Out) ist ein Chip-First-Ansatz, der RDL-Konnektivität (Redistribution Layer) bereitstellt, optional mit lokaler Siliziumverbindung. CoWoS® (Chip on Wafer on Substrate) ist ein Chip-Last-Ansatz, der einen Silizium-Interposer oder einen RDL-Interposer mit optionaler lokaler Siliziumverbindung bereitstellt.

All diese Funktionen werden in einem einheitlichen Paket bereitgestellt. TSMC erweitert deutlich die Bedeutung von Gießerei. In Zusammenarbeit mit IP-, Substrat- und Speicherlieferanten bietet TSMC außerdem einen integrierten schlüsselfertigen Service für die umfassende technische und logistische Unterstützung für fortschrittliche Verpackungen. Die Anbindung an das Ökosystem ist ein entscheidender Faktor für den Erfolg. Alle Lieferanten müssen effektiv zusammenarbeiten, um das nächste große Ding zum Leben zu erwecken. TSMC blickt auf eine lange Geschichte des Aufbaus starker Ökosysteme zurück, um dies zu erreichen.

Vorhin habe ich Investitionen in die Infrastruktur erwähnt. TSMC liegt mit einer intelligenten Verpackungsfabrik erneut an der Spitze. Diese Fähigkeit nutzt in großem Umfang KI, Robotik und Big-Data-Analysen. Früher war die Verpackung im Gießereiprozess ein nachträglicher Aspekt. Es ist heute ein Herzstück der Innovation und erweitert die Bedeutung von Gießerei.

Auf dem Weg zur Komplettlösung

Alle bisher besprochenen Fähigkeiten bringen uns ziemlich nahe an ein vollständig integriertes Innovationsmodell heran, das die Möglichkeiten einer Gießerei wirklich erweitert. Um das Bild zu vervollständigen, ist jedoch noch ein weiteres Teil erforderlich. Zuverlässige, gut integrierte Technologie ist ein entscheidendes Element für erfolgreiche Innovation, aber die letzte Meile Dieser Prozess ist der Design-Flow. Sie müssen in der Lage sein, zu definieren, welche Technologien Sie verwenden und wie sie zusammengebaut werden. Anschließend müssen Sie ein Modell Ihres Halbleitersystems erstellen und überprüfen und überprüfen, ob es funktioniert, bevor Sie es bauen.

Um dies zu erreichen, sind Tools mehrerer Anbieter sowie IP- und Materialmodelle mehrerer weiterer Anbieter erforderlich. Es muss alles auf einheitliche und vorhersehbare Weise funktionieren. Im Falle fortschrittlicher Multi-Chip-Designs gibt es noch viele weitere Punkte zu beachten. Die Wahl der aktiven und passiven Dies, wie sie sowohl horizontal (2.5D) als auch vertikal (3D) verbunden werden und wie sie alle miteinander verbunden werden, sind nur einige der neuen Punkte, die es zu berücksichtigen gilt.

Ich war ziemlich beeindruckt, das zu sehen Ankündigung von TSMC auf seinem jüngsten OIP Ecosystem Forum um dieses Problem der letzten Meile anzugehen. Wenn Sie ein paar Minuten Zeit haben, schauen Sie sich die Präsentation von Jim Chang an. Es ist augenöffnend.

[Eingebetteten Inhalt]

Der erklärte Auftrag für diese Arbeit ist:

• Finden Sie einen Weg zu modularisieren Design- und EDA-Tools, um den 3DIC-Designablauf einfacher und effizienter zu gestalten
• Gewährleisten standardisiert EDA-Tools und Design-Flows sind mit der 3DFabric-Technologie von TSMC kompatibel

Vor diesem Hintergrund führte TSMC den 3Dblox™-Standard ein. Dieser Standard implementiert eine Sprache, die eine konsistente Möglichkeit bietet, alle Anforderungen für ein 2.5/3D-Design festzulegen. Es handelt sich um ein ehrgeiziges Projekt, das alle Aspekte der 2.5/3D-Designspezifikation vereint, wie in der Abbildung dargestellt.

Dank des umfangreichen OIP-Ökosystems von TSMC unterstützen alle wichtigen EDA-Anbieter die 3Dblox-Sprache und ermöglichen so die einheitliche Durchführung des Produktdesigns, unabhängig von einem bestimmten Tool-Flow.

Diese Fähigkeit verbindet für den Produktdesigner alles. Das nächste große Ding ist jetzt in greifbarer Nähe, da TSMC sich neu definiert Gießerei um Produkte der nächsten Generation zu ermöglichen.

Lesen Sie auch:

TSMC verdoppelt seine Bemühungen bei der Halbleiterverpackung!

TSMC hat CAPEX und Umsatz für 2023 geklärt!

Überblick über das TSMC 2023 North America Technology Symposium, Teil 3

Teile diesen Beitrag über:

• SEO-gestützte Content- und PR-Distribution. Holen Sie sich noch heute Verstärkung.
• PlatoData.Network Vertikale generative KI. Motiviere dich selbst. Hier zugreifen.
• PlatoAiStream. Web3-Intelligenz. Wissen verstärkt. Hier zugreifen.
• PlatoESG. Automobil / Elektrofahrzeuge, Kohlenstoff, CleanTech, Energie, Umwelt, Solar, Abfallwirtschaft. Hier zugreifen.
• BlockOffsets. Modernisierung des Eigentums an Umweltkompensationen. Hier zugreifen.
• Quelle: https://semiwiki.com/semiconductor-manufacturers/tsmc/331064-tsmc-redefines-foundry-to-enable-next-generation-products/