RISC-V On-Chip-Leistungscontroller; Chiplet-Platzierung; Beschleunigung auf CPUs; Fehlerangriffe auf RISC-V überspringen; In-Memory-Computing; Rastertunnelmikroskopie im Nanomaßstab; Memristor-Sicherheit; thermische Transistoren; sichere Spekulation für konstante Zeitpolitik; BDD mit dynamischer Speicherverwaltung.
Neue technische Dokumente wurden kürzlich zu Semiconductor Engineering hinzugefügt Bibliothek:
Technisches Papier | Forschungseinrichtungen |
---|---|
Ein RISC-V-On-Chip-Parallel-Leistungsregler für Many-Core-HPC-Prozessoren mit FPGA-basierter Hardware-in-the-Loop-Leistungs- und Wärmeemulation | ETH Zürich und Universität Bologna |
Chiplet-Platzierung für 2.5D IC mit sequenzpaarbasiertem Baum und thermischer Betrachtung | Nationale Yang-Ming-Chiao-Tung-Universität (Taiwan) |
VEGETA: Vertikal integrierte Erweiterungen für spärliche/dichte GEMM-Kacheln Beschleunigung auf CPUs | Georgia Tech und Intel Labs |
CompaSeC: Eine Compiler-unterstützte Sicherheitsgegenmaßnahme gegen das Überspringen von Anweisungen Fehlerangriffe auf RISC-V | TU München und Fraunhofer Institut für Angewandte und Integrierte Sicherheit (AISEC) |
Experimentelle Bewertung von mehrstufigen RRAM-basierten Vektormatrix-Multiplikationsoperationen für In-Memory-Computing | IHP (Leibniz-Institut für Hochleistungs-Mikroelektronik) |
Extern triggerbarer optischer Pump-Probe Rastertunnelmikroskopie mit einer Zeitauflösung von zehn Pikosekunden |
Universität Tsukuba und UNISOKU Co. |
Überprüfung der Sicherheitstechniken für Memristor-Computersysteme | Israel Institute of Technology, Friedrich-Schiller-Universität Jena (Deutschland) und Leibniz Institute of Photonic Technology (IPHT) |
EDDY: Ein Multi-Core-BDD-Paket mit Dynamische Speicherverwaltung und reduzierte Fragmentierung | Universität Bremen |
ProSpeCT: Nachweislich sichere Spekulation für die Constant-Time Policy (Erweiterte Version) | imec-DistriNet an der KU Leuven, CEA, List, Université Paris Saclay und INRIA |
Festkörperelektrochemie Thermische Transistoren | Hokkaido University, Pusan National University und der University of Tokyo |
Wenn Sie Forschungsarbeiten haben, die Sie bewerben möchten, werden wir sie überprüfen, um festzustellen, ob sie für unser globales Publikum geeignet sind. Aufsätze müssen mindestens gut recherchiert und dokumentiert, für das Halbleiterökosystem relevant und frei von Marketingvoreingenommenheit sein. Für uns entstehen keine Kosten, wenn Sie Links zu Artikeln veröffentlichen. Bitte senden Sie Vorschläge (über den Kommentarbereich unten) für das, was wir sonst noch integrieren sollen.
Mehr entdecken
Technische Papierbibliothek nach Hause
Linda Christensen
(alle Artikel)
Linda Christensen ist Vice President of Operations und beitragende Autorin bei Semiconductor Engineering.
- SEO-gestützte Content- und PR-Distribution. Holen Sie sich noch heute Verstärkung.
- Platoblockkette. Web3-Metaverse-Intelligenz. Wissen verstärkt. Hier zugreifen.
- Quelle: https://semiengineering.com/chip-industrys-technical-paper-roundup-feb-28/