Wie konfigurieren Sie Systemeigenschaften neu? Die Antwort auf diese Frage ist altbekannt – durch Software. Machen Sie die zugrunde liegende Hardware allgemein genug und verwenden Sie Plattformsoftware, um das Verhalten zu aktualisieren und Hardwarekonfigurationsregister zu optimieren. Diese einfache Tatsache hat die Explosion von eingebetteten Prozessoren überall vorangetrieben und funktioniert in den meisten Fällen sehr gut, aber nicht in allen. Software bietet Flexibilität auf Kosten von Leistung und Leistung, was bei eingeschränkten IoT-Anwendungen ein echtes Problem darstellen kann. In Betracht ziehen enge Verschlüsselung/Entschlüsselung zum Beispiel. Das Erreichen von Leistungs- und Leistungszielen erfordert eine Beschleunigung für solche Funktionen, was anscheinend benutzerdefiniertes Silizium erfordert. Diese Option ist jedoch nur für hochvolumige Anwendungen sinnvoll. Gibt es eine bessere Option, die eine hochvolumige Plattform ermöglicht, die ISA-Erweiterbarkeit für die Beschleunigung nach Silizium bietet? Das bieten Menta und Codasip an.
Schritt 1: Erstellen Sie zunächst einen RISC-V-Core für Ihr Design
Dieser Schritt sieht aus wie jede RISC-V-Instanziierung, obwohl Sie hier einen Codasip-Kern verwenden, aus Gründen, die Sie in Kürze verstehen werden. Codasip bietet eine Reihe von direkt anpassbaren RISC-V-Kernen, die ein Halblieferant zur Optimierung für ein spezifisches, aber breites Marktziel auswählen kann. Die Tool-Suite (Codasip Studio) bietet alle Funktionen, die Sie zur Unterstützung eines solchen Kerns erwarten würden, einschließlich der Generierung eines SDK und der Möglichkeit, die ISA fest zu verdrahten. (Hier meine ich mit „Hardwire“ Erweiterungen, die direkt in die Siliziumimplementierung integriert sind.) Codasip Studio bietet auch Tools zum Erkunden von Architekturoptionen und zum Generieren eines benutzerdefinierten Compilers.
Die Hardware-Implementierung von benutzerdefinierten Anweisungen erfolgt durch einen HDL-Block parallel zum regulären Datenpfad, wie es in diesen Fällen üblich ist. Die HDL für diesen Block wird vom Integrator definiert, um benutzerdefinierte Anweisungen zu implementieren, beispielsweise einen Byte-Swap. Codasip Studio kümmert sich bei Bedarf um die Vectoring-Ausführung zum HDL statt zur ALU und verbindet auch die entsprechenden Registerzugriffe.
Schritt 2: Fügen Sie einen eFPGA-Block im Datapth hinzu
Bisher ist dies nur eine normale RISC-V-Anpassung. Die Erweiterung der Anpassungsoptionen auf Post-Silicon erfordert eine umprogrammierbare Logik, wie sie beispielsweise von Menta angeboten wird. Ihre Technologie basiert auf Standardzellen und soll auf jede Prozesstechnologie übertragbar sein, wodurch sie sich leicht in die meisten SoC-Plattformen einbetten lässt. Sie können sehen, wie ein solcher RISC-V-Core nicht nur festverdrahtete Erweiterungen, sondern auch programmierbare Erweiterungen hosten könnte.
Dies erfordert die Beteiligung von Codasip Studio (CS) in zwei Phasen. Zunächst müssen Sie als SoC-Integrator dem System mitteilen, dass Sie beabsichtigen, die ISA-Anpassung nach der Herstellung hinzuzufügen. Dies weist CS an, ein unprogrammiertes eFPGA-IP in den Datenpfad einzubetten.
Zweitens, wenn Silizium verfügbar ist, führen Sie (oder vielleicht Ihr Kunde?) CS erneut aus, um zusätzliche ISA-Anweisungen zu definieren, zusammen mit RTL, um diese Anweisungen zu implementieren. Dadurch werden ein überarbeiteter Compiler und SDK sowie ein Bitstream zum Programmieren des eFPGA generiert. Voilà – Sie haben einen kundenspezifischen Post-Silicon-RISC-V-Kern!
Post-Silizium-ISA-Anpassung
Zusammenfassend lässt sich sagen, dass diese Partnerschaft zwischen Codasip und Menta die Möglichkeit bietet, RISC-V-Kerne nicht nur vor dem Silizium, sondern auch nach dem Silizium anzupassen, wodurch ein SoC-Anbieter Produkte liefern kann, die für mehrere Anwendungen optimiert werden können und das Potenzial für hohe Stückzahlen haben. Sie können mehr erfahren in dieses Whitepaper.
Codasip hat seinen Sitz in Europa, hat aber Kunden weltweit, darunter Rambus, Microsemi, Mythic, Mobileye und andere. Menta hat seinen Sitz ebenfalls in Europa und hat besondere Stärken in Sicherheits-, Verteidigungs- und Weltraumanwendungen. Als Technologe mit Wurzeln im Vereinigten Königreich ist es schön, noch mehr erfolgreiches Wachstum im europäischen IP zu sehen 😊.
Lesen Sie auch:
Scaling scheitert mit Moore's Law und Dennard
Optimierung von KI/ML-Operationen am Edge
Teile diesen Beitrag über:
- SEO-gestützte Content- und PR-Distribution. Holen Sie sich noch heute Verstärkung.
- Platoblockkette. Web3-Metaverse-Intelligenz. Wissen verstärkt. Hier zugreifen.
- Quelle: https://semiwiki.com/ip/codasip/321667-re-configuring-risc-v-post-silicon/
