Forscher der Seoul National University haben einen technischen Artikel mit dem Titel „DRAM Translation Layer: Software-Transparent DRAM Power Savings for Disaggregated Memory“ veröffentlicht.
Abstract:
„Speicherdisaggregation ist eine vielversprechende Lösung, um die von mehreren Serverknoten gemeinsam genutzte Speicherkapazität und Bandbreite auf flexible und kostengünstige Weise zu skalieren. Der DRAM-Stromverbrauch, der Berichten zufolge etwa 40 % der gesamten Systemleistung im Rechenzentrumsserver ausmacht, wird in dieser Umgebung mit hoher Kapazität zu einem noch ernsteren Problem werden. Unter Ausnutzung der geringen durchschnittlichen Auslastung der DRAM-Kapazität in heutigen Rechenzentren ist es verlockend, nicht zugewiesene/kalte DRAM-Ränge in einen Stromsparmodus zu versetzen. Allerdings ist die herkömmliche DRAM-Adresszuordnung mit feinkörniger Verschachtelung zur Maximierung der Parallelität auf Rangebene mit solchen DRAM-Energieverwaltungstechniken auf Rangebene nicht kompatibel. Darüber hinaus erfordern bestehende DRAM-Energiespartechniken häufig tiefgreifende Änderungen am Systemstapel, einschließlich Betriebssystem, Speichercontroller (MC) oder sogar DRAM-Geräten, was zusätzliche Herausforderungen bei der Bereitstellung mit sich bringt. Daher schlagen wir vor DRAM-Übersetzungsschicht (DTL) für Host-Software/MC-transparentes DRAM-Energiemanagement mit handelsüblichen DRAM-Geräten. Inspiriert vom Flash Translation Layer (FTL) in modernen SSDs wird DTL im CXL-Speichercontroller platziert, um (i) flexible Adresszuordnungen zwischen der physischen Hostadresse und der physischen Adresse des DRAM-Geräts und (ii) hosttransparente Speicherseitenmigration bereitzustellen. Unter Nutzung von DTL schlagen wir zwei DRAM-Energiespartechniken mit unterschiedlichen zeitlichen Granularitäten vor, um die Anzahl der DRAM-Ränge zu maximieren, die in Zustände mit geringem Stromverbrauch wechseln können, und gleichzeitig ausreichend DRAM-Bandbreite bereitzustellen: Abschalten auf Rangebene und Schärfebewusste Selbsterfrischung. Die erste Technik konsolidiert nicht zugewiesene Speicherseiten in einer Teilmenge von Rängen bei der Freigabe einer virtuellen Maschine (VM) und schaltet sie sowohl für das Betriebssystem als auch für den Host-MC transparent ab. Unsere Auswertung mit CloudSuite-Benchmarks zeigt, dass diese Technik durchschnittlich 31.6 % DRAM-Strom einspart, bei 1.6 % Leistungseinbußen. Das Hotness-bewusste Selbstaktualisierungsschema reduziert den DRAM-Energieverbrauch weiter um bis zu 14.9 % bei vernachlässigbarem Leistungsverlust, indem kalte Seiten opportunistisch in einen Rang migriert und in den Selbstaktualisierungsmodus versetzt werden.“
Finden Sie die technisches Papier hier. Veröffentlicht: Juni 2023.
Wenjing Jin, Wonsuk Jang, Haneul Park, Jongsung Lee, Soosung Kim und Jae W. Lee. 2023. DRAM-Übersetzungsschicht: Software-transparente DRAM-Energieeinsparungen für disaggregierten Speicher. In Proceedings of the 50th Annual International Symposium on Computer Architecture (ISCA '23), 17.–21. Juni 2023, Orlando, FL, USA. ACM, New York, NY, USA, 13 Seiten. https://doi.org/10.1145/3579371.3589051.
Weiterführende Literatur
DRAM-Wissenszentrum
Umgang mit Leistungsengpässen in SoCs
Ein Anstieg der Datenmenge, die SoCs verarbeiten müssen, beeinträchtigt die Leistung, und während die Prozessoren selbst diesen Zustrom bewältigen können, sind Speicher und Kommunikationsbandbreite eine Belastung.
- SEO-gestützte Content- und PR-Distribution. Holen Sie sich noch heute Verstärkung.
- PlatoData.Network Vertikale generative KI. Motiviere dich selbst. Hier zugreifen.
- PlatoAiStream. Web3-Intelligenz. Wissen verstärkt. Hier zugreifen.
- PlatoESG. Automobil / Elektrofahrzeuge, Kohlenstoff, CleanTech, Energie, Umwelt, Solar, Abfallwirtschaft. Hier zugreifen.
- BlockOffsets. Modernisierung des Eigentums an Umweltkompensationen. Hier zugreifen.
- Quelle: https://semiengineering.com/dram-translation-layer-mechanism-for-flexible-address-mapping-and-data-migration-within-cxl-based-memory-devices/
