كان الدكتور جوردون مور مدير البحث والتطوير في فيرتشايلد عندما كتب الورقة ، "هدفهم أكثر من مكونات على الدوائر المتكاملة"الذي تم نشره في عدد ١٩ أبريل ١٩٦٥ من الإلكترونيات. بعد هذا المنشور ، أعلن الدكتور كارفر ميد من معهد كاليفورنيا للتكنولوجيا أن توقعات الدكتور مور هي "قانون مور".

قلة قليلة من الناس يفهمون جوهر قانون مور أو يعرفون عن عدد لا يحصى من الإسقاطات العرضية التي قدمها الدكتور مور في هذه الورقة القصيرة نسبيًا ؛ وشملت هذه أجهزة الكمبيوتر المنزلية ، وأجهزة التحكم الآلي للسيارات ، ومعدات الاتصالات المحمولة الشخصية والعديد من الابتكارات الأخرى التي ربما بدت في ذلك الوقت مثل الخيال العلمي لبعض القراء.

من بين توقعات الدكتور مور للدوائر المتكاملة (ICs) كان ذلك "بحلول عام 1975 ، قد يفرض الاقتصاد ضغط ما يصل إلى 65,000 مكون على شريحة سيليكون واحدة ".  استغرق الأمر عامين أطول من العرض ، ولكن تم إصدار أول 64 كيلوبايت DRAM (ذاكرة الوصول العشوائي الديناميكي) في عام 1977 مع 65,536،XNUMX ترانزستورًا على "شريحة سيليكون واحدة."  يعد هذا إسقاطًا رائعًا منذ طرح أول ذاكرة DRAM قابلة للتطبيق تجاريًا في عام 1970 ؛ بعد خمس سنوات من نشر ورقة الدكتور مور.

جوهر قانون مور

في حين أن هناك عددًا من الإسقاطات المدرجة في قانون مور وجميعها تقريبًا تم تحديدها بدرجة معقولة ، إلا أن هناك اثنين من الإسقاطات التي تمثل "جوهر" قانون مور. إذا أجرينا القليل من الرياضيات ، يمكننا إضافة بعض الألوان إلى هذه الإسقاطات. فيما يلي اقتباسان من المقالة الأصلية لعام 1965 واستقرائي للتنبؤات.

• "لقد زاد تعقيد الحد الأدنى من تكاليف المكونات بمعدل ضعفين تقريبًا كل عام. بالتأكيد على المدى القصير ، من المتوقع أن يستمر هذا المعدل ، إن لم يكن في الزيادة. على المدى الطويل ، يكون معدل الزيادة غير مؤكد إلى حد ما ، على الرغم من عدم وجود سبب للاعتقاد بأنه لن يظل ثابتًا تقريبًا لمدة 10 سنوات على الأقل ".  يشير هذا إلى أنه خلال السنوات العشر القادمة ، سنرى كثافة الترانزستور (المكون) تزداد بمعامل يبلغ حوالي 1,024،XNUMX.
• "في عام 1970 ، كان من المتوقع أن تبلغ تكلفة التصنيع لكل مكون عُشر التكلفة الحالية فقط." ويتوقع هذا أنه في حين أن كثافة الترانزستور (المكون) ستتضاعف كل عام ، فإن التكلفة لكل مكون ستنخفض بمعدل حوالي 37٪ سنويًا. هذا أمر مهم لفهمه ، لذلك دعونا نتوقف لحظة لنتعرف على الرياضيات. مع كل مضاعفة لكثافة المكونات ، تكون هناك تكاليف تصنيع أعلى ، لكن الدكتور مور يتوقع بشكل صحيح أن هذه التكاليف المرتفعة ستعوضها مضاعفة الكثافة السنوية. والنتيجة هي تخفيض صافي التكلفة المركبة بنسبة 37٪ لكل ترانزستور (مكون) مما يؤدي إلى انخفاض التكلفة بنسبة 90٪ في خمس سنوات وانخفاض التكلفة بنسبة 99٪ في عشر سنوات.

بعد هذه السنوات العشر حتى عام 1975 ، والتي عملت بشكل مشابه جدًا في معظم النواحي لتوقعات قانون مور ، أعاد الدكتور مور التوقعات المستقبلية لمضاعفة كثافة الترانزستور كل 18 إلى 24 شهرًا مقابل كل عام. كنتيجة لهذا التقدم الملحوظ ، إذا كنت تعيش في أو فوق الطبقة الوسطى في دولة متقدمة ، فهناك فرصة جيدة جدًا لأن تكون "تريليونير ترانزستور" - أنه مع كل الأشياء الإلكترونية التي تمتلكها ، لديك أكثر من تريليون الترانزستورات.

إلى أي مدى وصلنا - دراسة حالة

عندما دخلت صناعة أشباه الموصلات في عام 1976 ، كان جهاز DRAM السائد هو 16 كيلو بايت (16 كيلو × 1) موستيك MK4116¹ (كان لدى Intel 2116 ، لكن Mostek كان المزود الرائد). كان استهلاكها للطاقة (الحالة النشطة) حوالي 0.432 واط (432 ميجاوات). نظرًا لأحجام العبوات الكبيرة المستخدمة في عام 1976 ، لم يكن بإمكانك استيعاب سوى 1.5 جهازًا لكل بوصة مربعة من مساحة لوحة الدوائر المطبوعة (PCB). أفضل ما يمكنني تذكره ، تم بيع MK4116 بحوالي 10 دولارات (1976 دولار) من حجم الإنتاج.

(1) بينما تم إصدار 64 كيلو بايت DRAM في عام 1977 ، ظلت تكلفتها لكل بت أعلى من 16 كيلو بايت DRAM حتى عام 1980 تقريبًا.

إذا قمنا باستقراء هذه البيانات ، يمكننا أن نرى أن الذاكرة النموذجية 16 جيجا بايت (16 جيجا بايت × 8) المستخدمة في أجهزة الكمبيوتر الاستهلاكية اليوم ستكلف حوالي 80 مليون دولار فقط لرقائق الذاكرة (400 مليون دولار في 2021 دولارًا) ، وتتطلب ثنائي الفينيل متعدد الكلور حوالي 37,000 قدم مربع في الحجم (أكبر من 35,000 قدم مربع في كونكورس في محطة غراند المركزية) وسوف تستهلك حوالي 3,500,000 واط من الكهرباء. عند 0.10 دولارًا لكل كيلو وات في الساعة ، سيتكلف أكثر من 250,000 دولار شهريًا لتشغيل لوحة الذاكرة هذه.²

(2) لتبسيط الأمور ، تعتمد جميع الحسابات على 8,000,000،4116،16 من نوع MKXNUMX DRAM فقط والتي ستكون مطلوبة لتوفير سعة ذاكرة تبلغ XNUMX جيجا بايت. بالإضافة إلى ذلك ، ستكون هناك حاجة أيضًا إلى عدد لا يحصى من المكونات السلبية والنشطة الإضافية. لم يتم تضمين هذه المكونات في أي من الحسابات.

اليوم ، يمكنك شراء وحدة DRAM بسعة 16 جيجا بايت لجهاز كمبيوتر محمول في متجر بيع بالتجزئة مقابل 40 دولارًا (حوالي 8 دولارات 1975 دولارًا) وهو ما يعادل حجم إصبعك تقريبًا ويستهلك أقل من 3 واط من الطاقة.  يتم تشغيل هذا بسهولة من بطارية كمبيوتر محمول ، ولكن بسعر 0.10 دولارًا لكل كيلو وات في الساعة ، ستكون التكلفة الشهرية أعلى قليلاً من 0.20 دولار.

من الواضح ، من العديد من المنظورات (التكلفة والحرارة والحجم والموثوقية على سبيل المثال لا الحصر) ، لم يكن الأمر غير عملي فحسب ، بل كان من المستحيل حرفياً إنشاء لوحة ذاكرة DRAM بسعة 16 جيجابايت في عام 1976. بالطبع ، لم يكن ذلك مفيدًا على أي حال - كانت المعالجات الدقيقة المتوفرة في عام 1976 قادرة على معالجة 64 كيلوبايت فقط من الذاكرة. ومع ذلك ، فإن هذا الرسم التوضيحي للتطورات التي يقودها قانون مور منذ أن انضممت إلى الصناعة هو مجرد دراسة حالة توضيحية عن المدى الذي وصلت إليه الصناعة.

إذا قمنا بالتعديل وفقًا للتضخم ، فإن بياناتنا تخبرنا أن التطورات التي تنبأ بها قانون مور أدت إلى انخفاض بنسبة 99.9999995٪ في التكلفة (أي بنسبة 30٪ مركبة سنويًا لمدة 45 عامًا) وخفضًا بنسبة 99.9999993٪ في استهلاك الطاقة. وعندما تجمع بين هذه التطورات مع تخفيض أكبر في المساحة المطلوبة ، يمكنك أن تدرك بشكل أفضل ما جعله قانون مور ممكنًا ، ولكن الأهم من ذلك بكثير أنه عملي وبأسعار معقولة.

في حين أنه من السهل إلى حد ما استقراء التطورات في تصنيع أشباه الموصلات ، فقد أدى ذلك إلى خفض تكلفة كل بت من DRAM بنحو 10 ملايين ، إلا أنه من الممل جدًا تقدير التحسن بالنسبة للمعالجات. صرح رواد الصناعة الذين هم أكثر ذكاءً مني أنه عندما تفكر في التطورات في هندسة الحوسبة التي تم تمكينها بموجب قانون مور ، فقد تحسنت الكفاءة الاقتصادية للمعالج ICs بعامل يزيد عن مليار منذ تقديم 4004 في عام 1971 .

في حين أنه من الصعب تصور وقياس هذه التحسينات بالأرقام ، فمن السهل جدًا إثبات أنه حتى الهاتف الذكي العادي اليوم يتمتع بقوة حوسبة أعلى بكثير من جميع أجهزة ناسا التي كانت تمتلكها وكالة ناسا عندما هبطت مهمة أبولو 11 رواد فضاء على القمر في عام 1969. فكر في الأمر. أنه في المرة القادمة التي تطرح فيها سؤالاً على Siri أو Alexa أو Google ...

اقتصاديات الترانزستور

هناك كل أنواع الكلمات الفاخرة التي يمكنك استخدامها لوصف نماذج الأعمال المختلفة ، لكني أحب أن أبقي الأمور بسيطة قدر الإمكان. في أي نموذج عمل ، يمكنك تقسيم التكاليف بين "ثابت" (رأس مال) و "متغير" (هامشي). إذا كان النموذج مرجحًا بشكل كبير للنفقات المتغيرة ، فهناك القليل من التحجيم (الرافعة المالية) والربحية تعمل في خط خطي إلى حد ما مع الحجم. ومع ذلك ، إذا تم ترجيح النموذج بشكل كبير على التكاليف الثابتة ، فإن النموذج يتدرج (غالبًا بشكل كبير) وتزداد الربحية بشكل حاد مع نمو الحجم.

على سبيل المثال ، إذا كنت تنوي التنقيب عن النفط ، فسيتعين عليك بناء منصة حفر وإجراء جميع الاستثمارات الرأسمالية المرتبطة بها اللازمة للتنقيب عن النفط (تكاليف ثابتة) ، ولكن بمجرد بنائها وبدء تدفق النفط ، فإن التكاليف للحفاظ على هذا التدفق (التكاليف المتغيرة) منخفضة للغاية. في نموذج العمل هذا ، يتم إطفاء التكاليف الثابتة المرتفعة عبر براميل النفط التي يتم ضخها. الاستنتاج الواضح هو أنه كلما زاد إنتاج براميل النفط ، انخفضت التكلفة الإجمالية للبرميل (يتم إطفاء التكاليف الثابتة عبر المزيد من براميل النفط).

الاستنتاج الأقل وضوحًا إلى حد ما هو أن "التكلفة الحدية" للبرميل "التالي" المنتج منخفضة جدًا. نظرًا لأن التكلفة الحدية (المتغيرة) تمثل الزيادة الإجمالية في التكلفة لإنتاج وحدة أخرى (برميل) ولا توجد تكاليف ثابتة إضافية مطلوبة ، يتم حساب التكاليف المتغيرة فقط. من الواضح ، بالنظر إلى هذه البيانات ، أن الحجم مهم جدًا في نماذج الأعمال التي تعمل بتكاليف ثابتة عالية ومنخفضة متغيرة.

هذا المثال الكلاسيكي لنموذج أعمال عالي التكلفة ثابتة / منخفضة متغيرة يتماشى إلى حد ما مع ما نراه في نموذج الأعمال الكلاسيكي لأشباه الموصلات. إن فتح خط تصنيع أشباه الموصلات رائد (يقاس بعشرات المليارات من الدولارات اليوم) يكلف مبلغًا هائلاً من المال ، وتصميم IC معقد نسبيًا لعملية تصنيع رائدة (5 نانومتر) يمكن أن يكلف بسهولة نصف مليار. ومع ذلك ، بمجرد تشغيل مصنع التصنيع وتشغيل IC ، تكون التكلفة الحدية لتصنيع رقاقة السيليكون التالية صغيرة بالنسبة لهذه التكاليف الثابتة.

تتمتع صناعة أشباه الموصلات بميزة كبيرة على صناعة النفط ؛ على عكس النفط حيث توجد قيود على العرض النهائي (الاحتياطيات المكتشفة) ، هناك إمداد لا نهائي تقريبًا من السيليكون الرخيص نسبيًا (المادة الأساسية لمعظم رقائق أشباه الموصلات) ، مما يعني أن هناك أسبابًا قوية تدفع الأسعار باستمرار إلى الانخفاض لتحفيز المزيد من الطلب ، وتنتج المزيد من الحجم.

هذه الظاهرة موضحة في البيانات. أنتجت Bell Labs ترانزستورًا واحدًا بالضبط في معملها في عام 1947 وسيستغرق الأمر عدة سنوات بعد ذلك قبل أن يتم إنتاج حفنة من أجل تطبيقات محدودة. في عام 2022 ، بعد 75 عامًا فقط ، ستنتج صناعة أشباه الموصلات حرفياً مئات المليارات إن لم يكن تريليونات الترانزستورات لكل رجل وامرأة وطفل على وجه الأرض وتبيعها في شكل دوائر متكاملة مقابل كسور متناهية الصغر من بنس واحد.

من المحتمل أن يكون هناك عدد من القصص وراء كيفية إطلاق هذا الاتجاه المذهل للنمو ، لكن جورج جيلدر روى إحدى القصص المفضلة لدي في كتابه ، عالم مصغر.

نظرًا لأن القصة كانت مرتبطة بجورج ، كانت شركة Fairchild Semiconductor تبيع ترانزستورًا (رقم الجزء 1211) بأحجام صغيرة نسبيًا للعملاء العسكريين مقابل 150 دولارًا لكل منهما. بتكلفة تقارب 100 دولار ، حققت Fairchild ربحًا جيدًا. ومع ذلك ، نظرًا للمواصفات العسكرية الصارمة ، فقد تُركت بها أجزاء خردة لا تلبي متطلبات العملاء.

للعثور على منزل لهذه الترانزستورات ، جيري ساندرز³، الذي تمت ترقيته مؤخرًا لإدارة مجموعة تسويق المستهلك في Fairchild ، تم تكليفه بإيجاد مشترٍ على استعداد لدفع 5 دولارات مقابل المرفوضات. وجد بعض المشترين الراغبين ، ولكن في عام 1963 ، عندما أمرت لجنة الاتصالات الفيدرالية (FCC) بأن تشتمل جميع أجهزة التلفزيون الجديدة على استقبال UHF ، فتحت فرصة سوق جديدة ضخمة.

(3) غادر جيري ساندرز فيرتشايلد في وقت لاحق لبدء تشغيل الأجهزة الدقيقة المتقدمة (AMD)

تكمن المشكلة هنا في أنه حتى عند 5 دولارات ، لا يمكن لإصدار المستهلك من 1211 منافسة أنبوب الفراغ المعدني المبتكر من RCA والمسمى Nuvistor الذي كان يعرضه على مصنعي أجهزة التلفزيون مقابل 1.05 دولار فقط. جرب ساندرز كل زاوية ممكنة للالتفاف حول فرق السعر البالغ 3.95 دولارًا - يمكن لحام المستهلك 1211 مباشرة في PCB لتجنب استخدام مقبس لـ Nuvistor وكان الترانزستور أكثر موثوقية بشكل واضح. ومع ذلك ، لم يستطع ببساطة إغلاق الصفقة.

بالنظر إلى إمكانات السوق لأجهزة التلفزيون في عام 1963 كانت حوالي 10 ملايين وحدة في السنة ؛ ذهب ساندرز إلى مقر فيرتشايلد في ماونتن فيو والتقى بالدكتور روبرت نويس في منزله في تلال لوس ألتوس. كان مترددًا في البداية في طلب السعر 1.05 دولار الذي يحتاجه لإغلاق الصفقة ، ولكن بمجرد أن وصف ساندرز الفرصة ، اتخذ الدكتور نويس الطلب بخطوة وبعد تفكير قصير ، وافق عليه.

عاد ساندرز إلى Zenith وحجز أول طلب للمستهلك 1211 مقابل 1.05 دولار. لخفض التكاليف ، افتتحت Fairchild أول مصنع خارجي لها في هونغ كونغ والذي تم تصميمه للتعامل مع الحجم المتوقع وبالتزامن مع ذلك طور أول عبوة بلاستيكية للطلب (TO-92). قبل ذلك ، تم تغليف جميع 1211s حيث كانت معظم الترانزستورات في ذلك الوقت ، في علبة معدنية محكمة الإغلاق (زجاج إلى معدن) (TO-5).

بمجرد طلب شركة Fairchild للإنتاج ، تمكنت من خفض السعر إلى 0.50 دولار أمريكي ، وفي غضون عامين (في عام 1965) حققت 90٪ من حصة السوق لموالفات UHF وولد البلاستيك الجديد 1211 10٪ من إجمالي أرباح الشركة. صادف أن عام 1965 هو العام الذي كتب فيه الدكتور مور المقال الذي تم اعتباره لاحقًا "قانون مور".

كان الدرس المستفاد من ترانزستور 1211 حول كيفية الاستفادة بشكل فعال من التكاليف الهامشية المنخفضة لدفع الحجم مماثلاً لورقة الدكتور مور. ومع ذلك ، عندما يقترن بتنبؤ قانون مور الذي تنبأ بشكل صحيح بأن التكلفة لكل ترانزستور على IC ستنخفض بسرعة مع تقدم تكنولوجيا التصنيع ، تم صب قالب نموذج أعمال أشباه الموصلات وتدفق رأس المال بحرية في الصناعة.

مسيرة قانون مور في المعالجات:

في عام 1968 ، بعد ثلاث سنوات من نشر "قانون مور" ، غادر الدكتور مور والدكتور نويس ، الذي يُنسب إليه الفضل في اختراع الدائرة المتكاملة المستوية (IC) في عام 1959 ، شركة Fairchild لبدء شركة Intel (INTC). وسرعان ما انضم إليهم الدكتور آندي جروف ، الذي كان يدير عمليات التصنيع في إنتل بخلفيته في الهندسة الكيميائية. بعد الدكتور نويس والدكتور مور ، تم تعيين الدكتور جروف في منصب الرئيس التنفيذي الثالث لشركة إنتل في عام 1987.

بدأت إنتل في تصنيع أجهزة ذاكرة الوصول العشوائي الثابتة (SRAM) لأجهزة الكمبيوتر المركزية (كانت ذكريات أشباه الموصلات جزءًا من تنبؤات قانون مور) ، ولكنها طورت بسرعة دوائر متكاملة للساعات والآلات الحاسبة ، وانتقلت من هناك إلى معالجات للأغراض العامة. في محاولة لتحسين الاستمرارية ، سأركز بشكل أساسي على تطور معالجات Intel في هذا القسم.

تم إصدار أول معالج من Intel ، 4-bit 4004 ، في عام 1971. تم تصنيعه باستخدام تقنية تصنيع 10,000 نانومتر ويحتوي على 2,250 ترانزستور على 12 مم² موت (187.5 ترانزستور لكل مم²). اتبعت Intel هذا بعد عام مع أول معالج 8 بت ، 8008. استخدمت نفس تقنية المعالجة مثل 4004 ، ولكن مع مكان وطريق أفضل ، كان لديها 3,500 ترانزستور على 14 ملم² موت (250 ترانزستور لكل مم²).

أصدرت إنتل أول معالج 16 بت ، 8086 في عام 1978 ، والذي قدم للعالم هندسة x86 التي لا تزال تهيمن على تطبيقات الحوسبة الشخصية ومراكز البيانات اليوم.

بعد مرور عام ، أصدرت Intel جهاز 8088 ، والذي كان مطابقًا تقريبًا لـ 8086 ، ولكنه استخدم ناقل بيانات خارجي 8 بت ، مما جعله أكثر فعالية من حيث التكلفة لاستخدامه في أول كمبيوتر شخصي من شركة IBM. تم تصنيع كل من 8086 و 8088 باستخدام عملية 3,000 نانومتر وكلاهما يحتوي على 29,000 ترانزستور على 33 مم² موت (879 ترانزستور لكل مم²). ما لا يُعرف أو يحظى بالتقدير على نطاق واسع هو أن 8086 و 8088 قد طورا قاعدة تصميم واسعة خارج سوق أجهزة الكمبيوتر التي صنعتها إنتل على حد سواء حتى عام 1998.

أصدرت إنتل 32 بت 80386 في عام 1985 ، والذي تم تصنيعه باستخدام عملية 1,500 نانومتر ومع 275,000 ترانزستور و 104 ملم² حجم يموت (2,644 ترانزستور لكل مم²) ، فقد تجاوز بكثير كل ما جاء من قبل. هذه هي المرة الأولى التي أتذكر فيها قراءة تنبؤات وول ستريت بأن قانون مور قد مات. مرت عدة سنوات عندما أدركت أن آراء وول ستريت حول صناعة أشباه الموصلات كانت خاطئة دائمًا تقريبًا ، ولكن هذا يذهب إلى قصة أخرى لوقت آخر ...

بصفته الرئيس التنفيذي الحالي لشركة Intel ، يغطي باتريك (بات) جيلسينجر هذا المقال المرتبط:  "بات غيلسنجر يأخذنا في رحلة عبر ممر الذاكرة - ونظرة إلى الأمام".

مع مرور السنين ، استمر إيقاع قانون مور. العمل بكفاءة أعلى في بعض الأحيان من غيره ، ولكن مع الاتساق عند النظر إليه على المدى الطويل. لتسهيل تتبع التقدم المحرز في قانون مور ، يعرض الجدول التالي معالجات أجهزة الكمبيوتر المصنّعة على العمليات المختلفة من 1,000 نانومتر إلى 14 نانومتر من 1989 حتى 2015. نظرًا لعدم وجود مصدر موثوق للبيانات يتجاوز 14 نانومتر لشركة Intel ، توقفت هناك.

يوضح هذا الجدول والبيانات الواردة أعلاه زيادة كثافة الترانزستور من Intel (الترانزستورات لكل مم 2) بعامل مذهل قدره 76,190 في فترة 44 عامًا من معالجها الأول (4004) إلى Core i7 Broadwell.

عندما نفكر في الدوائر المتكاملة للخادم (على عكس معالجات الكمبيوتر فقط في الجدول أعلاه) ، يمكننا أن نرى عددًا أكبر بكثير من الترانزستور بالإضافة إلى أحجام أكبر بكثير للقالب.

أصدرت إنتل أول معالج ترانزستور يبلغ حجمه 2 مليار ، وهو معالج Itanium Tukwilla رباعي النواة 64 بت في عام 2010 باستخدام معالج 65 نانومتر. مع ذاكرة التخزين المؤقت الكبيرة ، كان حجم القالب 699 مم² (2.86 مليون ترانزستور لكل مم²).

واصلت Intel كسر حاجز 5 مليارات ترانزستور في عام 2012 مع الغرض الخاص Xeon Phi. تم تصنيعه باستخدام عملية 22 نانومتر على 720 ملم² موت (6.9 مليون ترانزستور لكل مم²). هذا هو أكبر حجم يمكن أن أجده لمعالج Intel.

يعد Xeon Phi واحدًا من ثلاثة معالجات متجانسة وجدتها تستخدم حجمًا أكبر من 700 مم². والاثنان الآخران هما Fujitsu SPARC VII ملفقة على عملية 20 نانومتر⁴ في عام 2017 ، والذي استخدم 795 ملم² موت (6.9 مليون ترانزستور لكل مم²) ، و AMD (AMD) Epyc ملفقة بعملية 14 نانومتر باستخدام 768 مم أصغر قليلاً² يموت ، ولكن مع عملية التصنيع الأصغر ، كان لديها كثافة ترانزستور أعلى بكثير (25 مليون ترانزستور لكل مم²). ربما كان Oracle (ORCL) SPARC M7 أكبر من Fujitsu SPARC VII ، لكن لم أجد بيانات حجم القالب لمعالج Oracle.

تمتلك إنتل تاريخًا طويلًا في التصريح بشكل أكثر تحفظًا بعقد عملية التصنيع الخاصة بها ، وهو ما يفسر سبب كون كثافة الترانزستور عند 22 نانومتر تقريبًا مماثلة لكثافة فوجيتسو لمعالجها SPARC 20 نانومتر.

في حين أن أيام يموت المعالجات الدقيقة التي تقترب من حجم طابع بريدي قد ولت ، فإن التطورات في تكنولوجيا التصنيع تستمر في تمكين كثافة ترانزستور أعلى وأعلى. أعلى كثافة يمكنني تحديدها اليوم للمعالج هي Apple (AAPL) M1-Max الذي يحتوي على 57 مليار ترانزستور على 432 مم² موت (131.9 مليون ترانزستور لكل مم²) ومصنعة باستخدام تقنية 5 نانومتر TSMC (TSM).

تبلغ كثافة الترانزستور في Apple M1-Max أكثر من 700,000 مرة من معالج Intel 4004 الأول ، ومن منظور تقني ، فإن تنبؤ قانون Moore لمضاعفة كثافة الترانزستور لا يزال على قيد الحياة ؛ وإن كان ذلك بوتيرة أبطأ مما كانت عليه من قبل. ومع ذلك ، بينما ستستمر كثافة الترانزستور في الزيادة ، حدث شيئان خلال التطورات الأخيرة في تكنولوجيا التصنيع التي من المهم فهمها.

أولاً ، أخبرتني جهات الاتصال الخاصة بي أن منحنى التكلفة المنخفضة والأقل لكل ترانزستور الذي كان المحرك الاقتصادي لقانون مور لأكثر من 50 عامًا بدأ في التسطيح بعد عقدة تصنيع 10 نانومتر. هذا يعني أن أيام الترانزستورات الأرخص التي تعوض التكاليف الثابتة المتزايدة بسرعة للتصميم وإدخال IC جديد في الإنتاج تكون معدودة على الأقل إن لم تكن قد ولت. هذا يعني أنه إذا لم يمت المحرك الاقتصادي الأساسي لقانون مور ، فإنه يعتمد على أجهزة دعم الحياة.

ثانيًا ، تخبرنا البيانات أن مصنعي المعالجات قد ابتعدوا عن أحجام القوالب الضخمة التي تم تقديمها بين عامي 2012 و 2017 وحتى الشركات المصنعة الرائدة للمعالجات مثل AMD و Intel تبنت استراتيجيات Chiplet. في حالة Intel Ponte Vecchio ، يشتمل التصميم على 47 Chiplets باستخدام مجموعة متنوعة من تقنيات التصنيع.

إنتل: Meteor Lake Chiplet SoC Up and Running

Intel Xeon Sapphire Rapids: How To Go Monolithic with Tiles [Chiplets]

بنية Intel Ponte Vecchio و Xe HPC: مصممة للبيانات الضخمة

AMD حول سبب وجود شرائح - ولماذا الآن

مات الملك، عاش الملك!

كثافة العيب (د₀) لعملية تصنيع معينة على أنها عدد العيوب لكل رقاقة سيليكون ، مقسومة على مساحة الرقاقة ، والتي تكون كبيرة بما يكفي لتصنيفها على أنها عيوب "قاتلة" لعملية التصنيع المستهدفة. تكمن المشكلة في تقلص حجم عملية التصنيع (عقدة التصنيع) وكذلك حجم ما تم تحديده على أنه عيب "قاتل".

بشكل عام ، يُعرَّف العيب القاتل بأنه عيب يبلغ 20٪ من حجم عقدة التصنيع. على سبيل المثال ، قد يكون العيب الذي يقل عن 9 نانومتر مقبولًا لعقدة التصنيع 45 نانومتر ، ولكن العيب الأكبر من 2.8 نانومتر يمكن تعريفه على أنه عيب "قاتل" لعقدة التصنيع 14 نانومتر. بالنسبة لعقدة التصنيع 5 نانومتر ، يمكن أن يكون العيب الذي يبلغ قياسه 1 نانومتر قاتلًا.

هذا هو أحد الأسباب الرئيسية التي تجعل من الصعب بشكل متزايد إنتاج دوائر متكاملة متجانسة كبيرة (كما تم قياسها في منطقة القالب) عند استخدام تقنية عملية التصنيع المتطورة⁵. يمكننا أن نرى دليلاً على ذلك في البيانات أعلاه التي تظهر أن أحجام القوالب للمعالجات بلغت ذروتها خلال فترة الست سنوات الممتدة من 2012 إلى 2017 عندما كانت أحدث التقنيات تنتقل من 22 نانومتر إلى 14 نانومتر.

تخضع أجهزة الذاكرة و FPGAs و GPUs وبعض الدوائر المتكاملة الخاصة بالتعلم الآلي (ML) لنفس تحديات العائد. ومع ذلك ، ستجد في هذه الدوائر المتكاملة المليارات من الخلايا المتطابقة (كتل الوظائف) المتطابقة حرفيًا مع بعضها البعض. لتحسين العوائد ، تم تصميم هذه الدوائر المتكاملة التي لا تزال تستخدم أحجام الموت الوحشية بشكل شائع بخلايا زائدة يمكن إخفاءها أو برمجتها لاستبدال الخلايا التي لا تنتج عنها. من غير الواضح ما إذا كان هذا الاتجاه سيستمر.

هناك مجموعة متنوعة من الآراء حول الوقت الذي أصبحت فيه كثافة العيب قضية لا يمكن التغلب عليها. ومع ذلك ، مما قرأته ، يبدو أنه دخل المعادلة في نافذة 22 نانومتر إلى 14 نانومتر ، وتحت 14 نانومتر تشير البيانات إلى أنها أصبحت مهمة ، وبالنظر إلى ما هو أبعد من ذلك ، مشكلة ستزداد سوءًا.

بالنظر إلى حقيقة أن حجم IC كبير الحجم من المرجح أن يكون به عيب داخل حدوده أكثر من حجم القالب الصغير ؛ هناك علاقة عكسية بين حجم القالب والعائد ، وسيصبح الاتجاه أكثر إزعاجًا مع تقدم تقنية التصنيع إلى العقد الأصغر والأصغر.

تم تسليط الضوء على هذه المشكلة من قبل TSMC خلال الربع الثاني من عام 2 عندما كانت تقوم بتشغيل رقائق اختبار لعقدة تصنيع 2020 نانومتر الجديدة. بعد هذه الاختبارات ، ذكرت TSMC أن متوسط ​​إنتاجها يبلغ 5 ملم² كان يموت ~ 80 ٪ ، ولكن هذا العائد انخفض بشكل كبير إلى 32 ٪ فقط لـ 100 ملم² موت. كما كان الحال طوال فترة حكم قانون مور ، قامت TSM بتحسين عائدها منذ هذه الاختبارات المبكرة ، ولكن على الرغم من ذلك ، أنا متأكد من أن العائد عند 5 نانومتر لا يزال أقل ملاءمة من العائد في عقد التصنيع الأكبر والاتجاه السائد الأمام واضح لقد مر عصر الموت المترابط الكبير.

قبل عدة سنوات من إصدار TSMC لبيانات مبكرة عن عملية 5 نانومتر ، قدمت الدكتورة ليزا سو ، الرئيس التنفيذي لشركة AMD ، مشكلة كثافة الخلل في رسم بياني بسيط للغاية في 2017 IEEE International Electron Devices لقاء (شرحه). يوضح هذا الرسم البياني الزيادة في التكلفة لكل ملم ناتج² ل 250 ملم² حجم القالب حيث انتقلت AMD للأمام من 45 نانومتر إلى عقد تصنيع أصغر. الاستنتاج البسيط هو أن زيادة أحجام القوالب تصبح مشكلة اقتصادية ، وبمجرد أن تنخفض إلى أقل من 14/16 نانومتر ، تزداد التكلفة المحققة بشكل كبير.

كثافة العيب ليست مشكلة جديدة - فهي موجودة بالفعل منذ اليوم الأول. ومع ذلك ، فإن الدروس المستفادة دفعتها دائمًا إلى ما وراء عقدة التصنيع الحالية والقدرة على علاج مشاكل الغلة في العقدة الحالية هي التي دفعت قانون مور لأكثر من 50 عامًا. بينما يمكنك أن تطمئن إلى أن هناك جهودًا متواصلة لتقليل تأثير كثافة الخلل في عقد تصنيع الحافة الرائدة ، هناك خمسة أسباب تشير إلى أن اتجاه Chiplet ليس موجودًا لتبقى فحسب ، بل إنه مستعد أيضًا للتوسع بسرعة وتمكين الجديد فرص السوق.

(1) كانت هناك استثمارات كبيرة جدًا في Chiplets لتقليل تكاليف التجميع وتحسين الأداء. في حين أن هناك عقوبات متأصلة على التكلفة والأداء عند نقل تصميم بعيدًا عن قطعة متجانسة أحادية الشريحة من السيليكون ، يبدو أنه سيتم تقليل عقوبات الأداء إلى الحد الأدنى وستكون غرامات التكلفة أكثر من تعويضها حيث يتم الاستفادة من تقنية Chiplet بالكامل.

(2) و كونسورتيوم Universal Chiplet Interconnect Express (UCIe) حدد معيارًا للربط بين يموت يموت لإنشاء نظام بيئي مفتوح لشيبليت. يشمل أعضاء الميثاق في الكونسورتيوم:  بورصة عمانAMD ذراع, سحابة جوجل، إنتل ، ميتا ، مايكروسوفت ، كوالكوم ، سامسونج و TSMC. UCIe مشابه لمواصفات PCIe التي توحد واجهات الحوسبة. ومع ذلك ، يوفر UCIe نطاقًا تردديًا أكبر بما يصل إلى 100 مرة وزمن وصول أقل بمقدار 10 مرات و 10 أضعاف كفاءة طاقة أفضل من PCIe. مع تطبيق هذا المعيار ، أعتقد أننا سنرى تدفقًا من Chiplets الجديدة إلى السوق.

(3) مع الافراج عن برنامج استراتيجيات التكامل غير المتجانسة المشتركة وإعادة استخدام الملكية الفكرية (CHIPS) في عام 2017، كانت وكالة مشاريع البحوث الدفاعية المتقدمة (DARPA) متقدمة على منحنى Chiplet. الهدف من CHIPS هو تطوير كتالوج كبير من Chiplets للجهات الخارجية من أجل تجاري والتطبيقات العسكرية التي تتوقعها داربا ستؤدي إلى خفض التكلفة بنسبة 70٪ ووقت التسليم للتصاميم الجديدة. ال شيبس داربا يمتد البرنامج إلى ما هو أبعد من الاستفادة من مزايا دمج عقد التصنيع غير المتجانسة إلى دمج المواد غير المتجانسة أيضًا في تصميم Chiplet.

(4) كان سحر قانون مور هو أن تكلفة التصنيع لكل ترانزستور ستنخفض أكثر بكثير من زيادة التكاليف الثابتة مع تقدم تكنولوجيا التصنيع. لا يمكنني العثور على بيانات لتحديد ذلك ، لكن يمكنني أن أجد اتفاقًا واسعًا على أن منحنى تكلفة التصنيع المتناقص قد تم تسويته حوالي 10 نانومتر وأنه يتجه في اتجاه غير موات. نظرًا لتزايد تكاليف التصنيع المتقدمة ، فإن إستراتيجية Chiplet تمكن المهندسين المعماريين IC من استهداف عقد تصنيع رائدة (باهظة الثمن) فقط لأجزاء من تصميمات Chiplet التي تحتاج تمامًا إلى أعلى أداء ممكن وتستهدف أجزاء أخرى من تصميمات Chiplet لعمليات التصنيع التي تم تحسينها من أجل طاقة منخفضة و / أو تكلفة منخفضة.

(5) يمكن لتصميمات Chiplet تسريع وقت الوصول إلى السوق ، وخفض التكاليف الثابتة ، وانخفاض تكاليف التصنيع الإجمالية لتصميم معين ، وبنى الرافعة التي يمكن تمديدها و / أو تغييرها بمرور الوقت. بمعنى آخر ، توفر تصميمات Chiplet مرونة فريدة غير مجدية اقتصاديًا في التصميمات المتجانسة. سيصبح هذا الاتجاه أكثر وضوحًا وسرعة عندما نرى شرائح جديدة متوافقة مع UCIe.

لا يواجه المصنعون فقط تحدي عائد كثافة العيب الذي يرتبط ارتباطًا مباشرًا بحجم القالب ، كما ترى من الرسم البياني التالي، فقد ارتفعت التكاليف الثابتة المرتبطة بتصميم ونقل IC متآلف معقد جديد إلى الإنتاج جنباً إلى جنب مع التقدم في تكنولوجيا التصنيع. بمعنى آخر ، تشير البيانات إلى أننا وصلنا إلى نقطة تحول وأن Chiplet هو الحل ؛ ليس فقط لتحديات العائد والتكاليف المرتفعة ، ولكن أيضًا تمكن صناعة أشباه الموصلات من فتح فرص جديدة في السوق.

بينما كان تركيزي في هذه الورقة على الدوائر المتكاملة للمعالج (معظمها معالجات Intel من أجل الاستمرارية) ، فإن زيادة التكاليف الثابتة والارتباط العكسي بين الإنتاجية وحجم القالب يؤثران على النظام على تصميمات الرقاقة (SoC) أيضًا. هناك بالفعل دليل على ذلك سينتقل MediaTek إلى تصميم Chiplet عند 3 نانومتر مع TSMC لمعالج تطبيقات الهواتف الذكية (AP) ورهاني هو أن Qualcomm لديها تصميم Chiplet تختمر لم يتم الإعلان عنه بعد.

من خلال توحيد UCIe وبرنامج DARPA CHIPS ، ستعتمد الشركات المصنعة لشركة SoC التي تستهدف مجموعة واسعة من الأسواق بخلاف نقاط الوصول للهواتف الذكية تصميمات Chiplet لخفض التكاليف وتقصير دورات التطوير وزيادة المرونة. سيؤدي ذلك إلى فتح فرص جديدة لمصنعي شرائح الدعم ومجموعة واسعة من شركات IP.

أعتقد أننا سنرى أيضًا شركات IP توسع نهجها التقليدي في السوق من خلال الاستفادة من مواصفات UCIe الجديدة لـ "تقوية" عنوان IP الخاص بها إلى قالب جيد معروف (KGD) وبيع IP الخاص بها بشكل فعال باعتباره شريحة أجهزة مباشرة إلى مصنعي أشباه الموصلات وشركات تصنيع IC مثل وكذلك عملاء OEM الذين يطورون شيبليت خاص بالتطبيقات الخاصة بهم.

أحد الأشياء الأكثر إثارة للاهتمام التي أعتقد أن Chiplets ستمكّنها هي SoCs للأسواق الجديدة التي ليس لديها الحجم أو مجزأة للغاية لدفع استثمار مئات الملايين من الدولارات في تصميم IC أحادي. يتضمن ذلك مجموعة متنوعة من فرص إنترنت الأشياء والذكاء الاصطناعي والتعلم الآلي (ML) حيث يمكن استخدام تقنية FPGA للمسرعات التي يمكن أن تتكيف بسرعة مع الخوارزميات المتغيرة وتوفر مرونة التصميم اللازمة لتوسيع نطاق الوصول إلى السوق ودورة حياة SoC.

يمكن لـ Chiplets أيضًا تمكين حلول SoC للأسواق الجديدة والحالية من خلال توفير حلول معالجات قابلة للتطوير وخيارات أخرى خاصة بالعميل (إضافة المزيد من مراكز المعالج ، وإضافة مسرع ، وإضافة المزيد من الذاكرة ، وحتى تغيير / تحديث قسم RF لمعيار جديد ، وما إلى ذلك) . كانت هذه الأنواع من التغييرات والمرونة مستحيلة تقريبًا مع تصاميم IC متجانسة.

خلاصة القول: بدون فائدة انخفاض التكاليف المتغيرة (انخفاض تكاليف التصنيع لكل ترانزستور) لتعويض التكاليف الثابتة المرتفعة بشكل حاد والمضاعفات المتزايدة لكثافة العيوب ، انتهى قانون مور كما عرفناه. ومع ذلك ، كما حدث في الماضي ، فإن النظام الإيكولوجي لأشباه الموصلات يتكيف ، وبينما تبني تقنية Chiplet قوة الجر ، من المحتمل جدًا أن نشهد فترة من الابتكار المتسارع وفتح فرص جديدة في السوق بينما نمضي قدمًا.

النقطة هنا (نقطة التحول إذا صح التعبير) هي أن Chiplets تفتح أبوابًا جديدة للإبداع والتوسيع المستمر للتكنولوجيا في كيفية عيشنا وعملنا. لقد وصلنا إلى نقطة لم نعد بحاجة فيها إلى التفكير فقط في ما هو منطقي لتصميمات الدوائر المتكاملة المتجانسة التي يتم إعاقتها بتكاليف ثابتة عالية جدًا وفترات زمنية طويلة بشكل مؤلم ؛ يمكننا الآن التركيز على Chiplets غير المتجانسة التي تستفيد من المعايير المفتوحة الجديدة لتحسين التصميمات للتكلفة النهائية والأداء الذي تمليه حالة الاستخدام.

عندما تقرن هذه المزايا الجديدة بتوحيد UCIe وبرنامج DARPA CHIPS ، فهناك إمكانات كبيرة لفتح أسواق جديدة وحالات استخدام جديدة لم تر ظهر حتى منديل كوكتيل.

اقرأ أيضا:

تعمل مواصفات UCIe على تبسيط تصميم نظام القوالب المتعددة باستخدام شرائح

ظهور Ansys كلاعب من المستوى 1 EDA - وماذا يعني ذلك لـ 3D-IC

خمسة تدفقات عمل رئيسية لنجاح تغليف ثلاثي الأبعاد IC

شارك هذا المنشور عبر: