Zephyrnet Logosu

SDC Kısıtlamalarını Yazmadaki Zorluklar

Tarih:

Yongalar daha heterojen hale geldikçe ve sahada daha uzun süre işlev görmeleri beklendikçe, tasarım kısıtlamalarını yazmak daha zor hale geliyor. Zamanlama ve güç zamanla değişebilir ve kısıtlamaların bu değişen bağlama göre ayarlanması gerekir. Synopsys'den Ajay Daga, Kısıtlamaları bir tasarımın farklı hiyerarşik bölümlerine indirmenin zorlukları ve bu kısıtlamaların boyutunun nasıl en aza indirileceği ve sonuçlardaki gürültünün nasıl azaltılacağı hakkında Semiconductor mühendisliği ile konuşuyor.

[Gömülü içerik]

Ed Sperling

Ed Sperling

  (tüm gönderiler)
Ed Sperling, Semiconductor Engineering'in baş editörüdür.

spot_img

En Son İstihbarat

spot_img