IC düzenleri, bir dökümhanede veya IDM'de imalat için kabul edilmeden önce doğruluğundan emin olmak için kapsamlı tasarım kuralı kontrolünden geçer. Plazma kaynaklı hasarın (PID) MOSFET cihazlarının güvenilirliğini azaltabildiği çip üretimi sırasında meydana gelen anten etkisi adı verilen bir şey var. Düzen tasarımcıları, PID'yi ihlal eden alanları bulmak için Tasarım Kuralı Kontrollerini (DRC) çalıştırır ve ardından tüm kontrolleri geçmek için düzenlemeler yapar.

Geleneksel bir anten tasarım kuralı, metal (veya yoluyla) katmanı MOSFET geçit katmanına kadar ölçecektir ve alan oranı çok büyükse, o zaman düzenin bir koruma diyotu eklenerek sabitlenmesi gerekir.

Anten efektleri için geleneksel bir DRC'nin idare edemeyeceği bir IC düzeni senaryosu, aşağıda gösterildiği gibi birden fazla yalıtılmış P tipi kuyu kullanan, birden fazla güç alanına sahip AMS tasarımları içindir. Aşağıdaki dört senaryo için yola dayalı doğrulama adı verilen yeni bir yaklaşım gereklidir.

Bu dört yerleşim senaryosu, yalnızca metal ve MOSFET kapı katmanları için alan hesaplamaları sırasında cihazlar, bağlantı ve elektrik yolları hakkında bilgi sahibi olan bir EDA aracı tarafından tespit edilebilir. Burası Kalibre PERC PID alanlarını tanımlamak, elektrostatik boşalma (ESD) sorunlarını bulmak ve tasarım grubunuzun aradığı diğer yolları bulmak için karmaşık yol tabanlı kontroller gerçekleştirebilen Siemens EDA aracı devreye giriyor. İşte Calibre PERC'yi kullanmaya yönelik PID akışı:

Bu akışı IC düzeninde kullanmak ve Calibre RVE sonuç görüntüleyicisindeki sonuçlara bakmak, metal1 seviyesinde risk bağlantısı kurulduğundan ancak metal2 seviyesine kadar koruma bağlantısı gerçekleşmediğinden PID ihlali bulunduğunu gösterdi.

Bir sonraki PID ihlali, metal katmanın ve N-gömülü katmanın (nbl) dengesiz alan oranlarından belirlendi. Mor (rve) ile vurgulanan alan kurbanın cihazıdır.

PID kapsamının tamamını elde etmek için tasarım ekibinizin hem geleneksel DRC tabanlı anten kontrollerini hem de yol tabanlı kontrolleri kullanması gerekecektir. Önleyici bir adım olarak DRC tipi kontrolleri tasarım aşamalarının başlarında çalıştırın. Bir düzende daha fazla metal bağlantı tamamlanıp, izole edilmiş P-tipi kuyular boyunca yollar oluşturuldukça, tam kapsama sağlayan yol tabanlı doğrulamanın eklenmesinin zamanı gelmiştir.

Bu erken IC düzeninde, düzenin PID doğrulamasını geçtiğini doğrulamak için geleneksel DRC tabanlı anten kontrollerini çalıştırmanın zamanı geldi.

IC düzenine daha fazla metal yol eklendikçe, hem risk bağlantısını hem de koruma bağlantısını doğru şekilde anladığı için yol tabanlı aracı kullanmanın zamanı gelmiştir.

Özet

IC düzenleri, kullanılan dökümhane veya fabrika prosesi tarafından belirlenen güvenilirlik ve verim gereksinimlerini karşılamak için katı tasarım kurallarını karşılamalıdır. Geleneksel DRC tabanlı anten tasarımı kuralları, erken aşama yerleşimi için hala kullanılabilir ancak ara bağlantıları tamamlamak için daha fazla metal katman eklendikçe Calibre PERC ile yol tabanlı kontrol gerekli hale gelir.

Yalıtılmış P kuyuları arasındaki yollar oluşturuldukça Calibre PERC'nin yol tabanlı akışı, IP'deki IC düzenlerini, blok/modülü ve hatta imzalama için tam çip seviyelerini kontrol etmek için kullanılabilir. Bu nedenle, güvenilirlik ve getiri hedeflerini karşılamak için her iki akışın birlikte kullanılması önerilir.

Oku Teknik Kağıt Siemens çevrimiçi'de.

İlgili Bloglar

Bu gönderiyi şu yolla paylaş:

• SEO Destekli İçerik ve Halkla İlişkiler Dağıtımı. Bugün Gücünüzü Artırın.
• PlatoData.Network Dikey Üretken Yapay Zeka. Kendine güç ver. Buradan Erişin.
• PlatoAiStream. Web3 Zekası. Bilgi Genişletildi. Buradan Erişin.
• PlatoESG. karbon, temiz teknoloji, Enerji, Çevre, Güneş, Atık Yönetimi. Buradan Erişin.
• PlatoSağlık. Biyoteknoloji ve Klinik Araştırmalar Zekası. Buradan Erişin.
• Kaynak: https://semiwiki.com/eda/342918-checking-and-fixing-antenna-effects-in-ic-layouts/