Daha fazla işlev, daha büyük güvenlik riskleri ve IP ile 7nm'nin altındaki çeşitli bileşenlerin giderek daha karmaşık hale gelen entegrasyonu, çalışan bir çipin kapıdan çıkarılması için gereken zamanı ve çabayı artırıyor. Bu cihazların çoğunda çip üzerindeki ağ, çeşitli bileşenler arasındaki yapıştırıcıdır ancak SoC'nin toplam alanının %10 ila %12'sini kaplayabilir. Arteris IP'nin ürün pazarlamasından sorumlu başkan yardımcısı Andy Nightingale, NoC alanının nasıl daraltılacağı, güvenliğin nasıl artırılacağı ve pazara sunma süresinin nasıl kısaltılacağı hakkında konuşuyor.
[Gömülü içerik]
Ed Sperling
(tüm gönderiler)
Ed Sperling, Semiconductor Engineering'in baş editörüdür.
- SEO Destekli İçerik ve Halkla İlişkiler Dağıtımı. Bugün Gücünüzü Artırın.
- Plato blok zinciri. Web3 Metaverse Zekası. Bilgi Güçlendirildi. Buradan Erişin.
- Kaynak: https://semiengineering.com/physically-aware-nocs/