LVS nedir?

ASIC fiziksel uygulamasında, yerleşim düzeni oluşturulduktan sonra, başarılı üretim için tüm tasarım kurallarına uymalı ve gerekli tasarımın şemasıyla eşleşmelidir. Fiziksel doğrulamada bunu sağlamak için, yerleşim düzeninin hatasız üretim kurallarına uyup uymadığını kontrol etmek için Tasarım Kuralı Kontrolü (DRC) yapılır. Bu DRC kontrolleri, iyi bir üretim verimi sağlar ve üretim sırasındaki hataları önler, ancak yerleşimin doğruluğunu garanti etmez. Tasarımın fiziksel uygulamasının, tasarımın şematikleriyle aynı olması sağlanmalıdır. Bunun için, layout ağ listesinin elektrik devresi, Layout - Schematic (LVS) olarak bilinen şematik netlist ile karşılaştırılır.

Burada LVS çalıştırmaları ve PnR için IC Validator ve IC Compiler-II (SYNOPSYS) araçları kullanılır.

Yukarıdaki şekilde gösterildiği gibi, LVS, GDS tarafından temsil edilen düzen ile verilog netlist kullanılarak araç tarafından oluşturulan şema arasında bir karşılaştırmadır.

ICV aracında LVS için giriş dosyaları aşağıda listelenmiştir:

• GDS (düzen akış dosyası): LVS karşılaştırması için kullanılan, çıkarma yoluyla düzen net listesi oluşturmak için LVS aracı tarafından kullanılır.
• Şematik ağ listesi: LVS karşılaştırması için kaynak ağ listesi olarak kullanılır.
• Kural destesi dosyası: Kural destesi dosyası, LVS'yi gerçekleştirmek için aracı yönlendirmek için gerekli talimatlar ve dosyalardan oluşur. Bu kural destesi dosyası ayrıca ayıklama için yararlı olan bir katman tanımı içerir.
• Denklik dosyası: Araç tarafından ICV LVS karşılaştırması için kullanılır ve biri yerleşim ağ listesinden, diğeri şematik ağ listesinden oluşan hücre çiftlerinden oluşur.

LVS Akışı

LVS akışı, temel olarak yerleşim ağ listesinin ve şematik net listesinin çıkarılması ve karşılaştırılmasından oluşur. LVS akışı şekil-2'de gösterilmektedir. ICV, verilog giriş listesinin ICV şematik net listesine çevrilmesi için nettran yardımcı programına sahiptir, bu da karşılaştırma amacıyla daha kullanışlıdır. Düzen çıkarma adımında tüm cihazlar ve aralarındaki bağlantılar GDS'den çıkarılır. Araç ayrıca, düzen ve şematik karşılaştırma için çıkarma işleminden sonra bir denklik noktası dosyası oluşturur. Bu denklik dosyası karşılaştırma için kullanışlıdır. Karşılaştırma adımında, çıkarılan netlist şematik netlist ile karşılaştırılır ve araç temiz sonuç verir, eğer her iki netlist de tam olarak eşleşirse, araç hata raporları oluşturur. Karşılaştırma adımında, araç karşılaştırmayı şu şekilde yapar: Araç, şematik ve yerleşimdeki cihaz sayısını, şematik ve yerleşimdeki ağ sayısını, şematik ve yerleşimdeki cihaz türlerini karşılaştırır ve sonuç raporlarını oluşturur. . Hata raporu, LVS sorununun hatalarını ayıklamak için yararlı olan yanlış cihazların, yanlış ağların bir listesini içerir.

Yaygın LVS sorunları ve bunların hata ayıklaması

• Açılış
• Şort
• Eksik bileşenler
• Eksik küresel ağ bağlantısı

Açılış: Üzerinde aynı mizanpaj yazısı bulunan ağların şekillerinin kesişmemesi veya dokunma sebepleri tasarımda açılır. Tasarımdaki açıklar, tasarımdaki yüzer bağlantılardan sorumludur. Bu yüzer bağlantı, büyük kusurlara neden olur çipler (ASIC/FPGA). Bu nedenle, tasarımda açıklıkları bulmak çok önemlidir. LVS'yi çalıştırmadan önce PnR aracının açık bulma yardımcı programını çalıştırmak, erken tasarım aşamasında yardımcı olur.

Aşağıdaki örnek, tasarımdaki açıklığın LVS aracı tarafından algılanmasını göstermektedir. Araç tarafından oluşturulan raporlar, aşağıdaki araç raporunun snippet'inde gösterildiği gibi tasarımdaki açıklığı açıklar.

Hata özeti, tespit edilen hataların özetini sayılarıyla birlikte gösterir. Açık için, çıkarıcı açık ağı iki farklı ağ olarak çıkarır, bu nedenle düzendeki ağ sayısı, raporda gösterildiği gibi şematikteki ağ sayısından fazladır. Rapor, karşılık gelen şematik düzendeki ağların sayısını gösterir. Raporda belirtildiği gibi, düzende (açık olduğu için) iki ağ N_152645 ve N_11965140 ile temsil edilen şematik ağ BUF_net_11989743.

Bu tür bir sorun, açık bırakılan tek ağın yerleşim şekillerini bağlayarak çözülebilir.

kısa: Üzerinde farklı mizanpaj metni bulunan mizanpajdaki katmanlar üst üste biniyor veya kesişiyorsa, tasarımda kısalık oluşmasına neden olur. Tasarımda kısa devrenin varlığı talaş arızasına neden olacaktır. PnR şort bulma yardımcı programını çalıştırarak veya LVS'yi çalıştırarak tasarımda mevcut olan şortları bulmak önemlidir. Aşağıdaki örnek, LVS'yi çalıştırdıktan sonra kısa devrenin araç tarafından nasıl raporlandığını gösterir.

Tasarımda kısa devre oluştuğunda, çıkarıcı kısa devreli ağları tek bir ağ olarak çıkaracaktır, bu nedenle raporda belirtildiği gibi şematikte iki ağa karşılık gelen yalnızca bir düzen vardır. N738 ve BUF_net_189972 kısaltılmış ağlardır.

Kısa devre, ağın doğru şekilde yeniden yönlendirilmesiyle çözülebilir.

Makrolu iç şort: Bir olarak fiziksel tasarım, tasarımın karmaşıklığı veya yanlış ayarlar nedeniyle, PnR aracının ağları makroların iç geometrileri ile kısa oluşturacak şekilde yönlendirmesi olabilir. Makronun LEF'inde yönlendirme blokajı eksikse de olabilir. Bazen manuel özel yönlendirme yapılırken, özel rota ile makronun dahili yönlendirmesi arasında kısa oluşturulur. Bu kısa, PnR aracı ortamında kolayca rapor edilmez. Sert makronun GDS'sini üst seviye blok ile birleştirdiğimizde, GDS'de kısa olanı görünür. Bu kısa, ICV'nin VUE yardımcı programı kullanılarak hata ayıklanabilir. Aşağıda, bir sinyal ağının sabit makro üzerinden nasıl yanlış yönlendirildiğini gösteren bir pasaj bulunmaktadır. Sert makronun iç geometrileri mevcut olduğundan katman makro üzerinde bloke edilir. Bu net makronun iç geometrileri ile kısa devre yapacaktır.

Aşağıda, birleştirilmiş GDS'den kısa olanı açıkça gösteren snippet yer almaktadır.

Oluşturulan rapor, kısa rapor için gösterilene benzer. Bu örnek için snippet aşağıdaki gibidir.

Sinyal ağı ile PG kısa: Tasarımda bir PG kısa devresi olduğunda, onu tanımlamak çok zordur. PG kısa devre, bir güç ağı ile bir yer ağı arasında bir kısa devre olabilir veya bir güç/toprak ağı ile bir sinyal ağı arasında bir kısa devre olabilir. Bir PG ağı oldukça uzun bir sinyal ağı ile kısa devre yaptığında ve PG ağı çok sayıda cihaza bağlı olduğundan, kısa bir konumu tam olarak belirlemek çok zordur. Bu sorunda hata ayıklamak için, ICV'de sinyal ağına PG ağı ile kısa devre yapan bir metin eklemenin bir yolu vardır.

Aşağıda sinyal ağı üzerinden bir metin ekleme örneği verilmiştir. Bu net isim, LVS hata raporundan kolaylıkla anlaşılabilir. Kısa devre sinyali ağının bulunduğu herhangi bir konumu alın (herhangi bir katmanı alın) ve aşağıdaki komutta Origin değeri ile tanımlanan bir konuma herhangi bir etiket adının metnini bunun üzerine koyun.

create_shape -shape_type metin katmanı -origin <{llx lly}> -yükseklik 1 -yönlendirme R0 -yaslama LB -metin “ ”

Aşağıda, metin eklemeyi kullanarak herhangi bir sinyal ağıyla PG kısa hatalarının nasıl ayıklanacağına ilişkin bir örnek verilmiştir.

Yanlış metal dolgu ve manuel yönlendirme değişiklikleri nedeniyle, aşağıdaki şekilde gösterildiği gibi VSS ağı ile sinyal ağlarından biri arasında bir kısa devre oluşturuldu.

Sinyal ağının kendisi çok uzun olduğu için kısa konumu bulmak çok zordu. Sinyal ağında, yukarıda gösterilen komut kullanılarak bir metin katmanı oluşturuldu ve LVS yeniden çalıştırıldı. Şimdi, VSS ile metin arasındaki kısa, LVS kısa bulucuda kolayca görülebiliyordu ve yukarıdaki anlık görüntü, ICV'nin VUE veritabanı kullanılarak vurgulanan hatayı gösteriyor.

Eksik bileşenler

Veritabanı birleştirilirken bazı baharat dosyası veya GDS dosyası eksikse, eksik bileşen hatası gösterir. Örneğin: Tasarımda kullanılan ABC hücreniz varsa, ancak LVS akışı için kullanılacak GDS listesinde veya baharat listesinde tanımlanmamışsa, eksik bileşen hatasına neden olabilir. Ya listenin değiştirilmesi ya da ABC hücresinin LVS karşılaştırmasından çıkarılması gerekir (bu, hücrenin işlevselliğine bağlıdır, karşılaştırmada yalnızca fiziksel hücreler hariç tutulabilir).

Eksik küresel ağ bağlantısı

Hücrelerin PG pinleri connect_pg_net komutları kullanılarak herhangi bir güç/toprak ağına bağlı değilse, tasarımın çoğu için cihaz uyumsuzluklarına ve LVS hatalarına neden olur. Örneğin, standart hücre PG pin adı VDD olsa bile, araç onu VDD tasarım ağına bağlamaz. Bu pinleri bağlamak için aşağıdaki komutu kullanmamız gerekiyor.

connect_pg_net -net VDD [get_pins -hiyerarşik */VDD]

Sonuç

LVS, ağ listesinin fiziksel uygulamasının doğruluğunu doğrulamak için kullanışlı bir tekniktir. açık, kısa devre, eksik bileşenler ve eksik küresel ağ bağlantısı, tasarımın işlevselliğini etkileyebilecek olası sorunlardır ve erken uygulama aşamasında tespit edilemeyebilir, bu nedenle LVS bu sorunları tasarımda bildirmek için yararlıdır. Bu sorunlar Fiziksel doğrulama aracı tarafından rapor edildikten sonra, bu makalede tartışıldığı gibi çeşitli tekniklerle çözülebilir.

Çırag Rajput, Nilay Mehta & Çırag Maniya

Nezaket: Tasarım ve Yeniden Kullanım.com

Kaynak: https://www.einfochips.com/blog/layout-versus-schematic-lvs-flow-and-their-debug-in-asic-physical-verification/