Zephyrnet-logotyp

Tid är avgörande för högfrekventa handlare

Datum:

I en värld av finansiell handel räknas nanosekunder. Ju snabbare en handel kan genomföras, desto mer pengar kan en handlare tjäna. Att byta in före en konkurrent resulterar också i förbättrad vinst. Vad har detta att göra med partnerskapsavtalet som nyligen ingicks mellan Silicon Creations och Achronix? Massor. De två företagen samordnar sin expertis inom analog och blandad signalteknik (Silicon Creations) och höghastighets programmerbar logik (Achronix halvledare) för att leverera Silicon IP som stöder ASIC-lösningar med högre prestanda med mer designflexibilitet genom att skapa gränssnitt med lägre fördröjningar. De gemensamma ansträngningarna fokuserar på att optimera datavägen från Silicon Creations SerDes-gränssnittet till och från Achronix embedded field-programmable gate arrays (eFPGAs), som båda är en del av en större system-on-chip-lösning (SoC).

De två företagens gemensamma ansträngningar fyller ett behov hos leverantörer av högfrekventa handelssystem (HFTS). Sådana HFTS är typiskt proprietära konstruktioner som kräver ASIC-lösningar med högsta prestanda och lägsta latens. För att driva in mer prestanda och designflexibilitet i HFTS, tillhandahåller Silicon Creations och Achronix kisel-IP:er som gör det möjligt för sina kunder att optimera datavägen från SerDes-gränssnittet till och från eFPGA IP. Det kommer att göra det möjligt för designers av handelssystem att lägga till flexibilitet och uppnå topprestanda i algoritmiska handelsapplikationer.

HFTS är vanligtvis egenutvecklade konstruktioner som kräver det högst presterande kisel med lägsta latens som finns tillgängligt. Även om ASIC ofta är en nyckelkomponent i sådana konstruktioner, kan eFPGA IP invävd i ASIC leverera den prestanda och programmerbarhet som ledande system kräver. Silicon Creations, en ledande leverantör av högpresterande analoga och blandade signalers immateriella rättigheter (IP), såg synergin med programmerbart kisel, och det ledde till partnerskapet med Achronix Semiconductor Corporation, en ledare inom högpresterande FPGA och inbyggd FPGA ( eFPGA) IP.

SerDes PMA från Silicon Creations är optimerade för optiska anslutningar med ultralåg latens, som är idealiska för HFT Ethernet-gränssnitt med in-PMA latens under 1.3 ns för 10G Ethernet. SerDes PMA passar också bra i multiprotokollapplikationer som stöder Ethernet 10G-KR, PCIe4 och många andra protokoll (se figuren). Multiprotocol SerDes PMA-designer från Silicon Creations stöder över 30 protokoll inklusive CEI 6G & 11G SR, MR, LR, DisplayPort, Ethernet 10GBASE-X/S/K/R, PCIe Gen1/2/3/4, V-by-One HS /US, CPRI, PON, OTN/OTU, 3GSDI, JESD204A/B/C, SATA1-3, XAUI, SGMII. De har programmerbara (av)serialiseringsbredder på 8, 10, 16, 20, 32 eller 40 bitar. Sändningsringens PLL inkluderar fraktionerad multiplikation, spridningsspektrum och jitterrengöringsfunktion för Sync-E och OTU. Dessutom erbjuder PMA:erna out-of-band, elektrisk tomgångssignalering för SAS, SATA och PCIe.

"Vi är redo att tillhandahålla skräddarsydd IP för HFT ASICs tillverkade med 12/16 nm FinFET-teknik," sa Randy Caplan, medgrundare och verkställande VP på Silicon Creations. "Ingenjörer som behöver ligga i framkant av dagens latenslopp måste fatta ett kritiskt arkitektoniskt beslut: FPGA eller ASIC? Vi tror att vårt partnerskap med Achronix för att bädda in programmerbar logik i en ASIC erbjuder den perfekta blandningen av båda teknikerna för att driva förbättringar inom programmerbar algoritmisk handel.

Jag upprepar en liknande åsikt, Steve Mensor, VP of Marketing and Strategic Planning på Achronix ser partnerskapet med Silicon Creations kunna leverera en UDP-till-TCP loopback-latens på under 10 ns, vilket inte är möjligt med fristående FPGA:er. "Tillsammans gör vi det möjligt för kunder att skapa betydande differentiering i sina HFT-system genom att utnyttja Achronix Speedcore eFPGA IP och Silicon Creations SerDes IP integrerade i en kunds ASIC."

Läs hela pressmeddelandet här: https://www.achronix.com/company/newsroom/news

För mer information, besök www.siliconcr.comoch www.achronix.com

Läs också:

Skapa analog PLL IP för TSMC 5nm och 3nm

Viktig analog IP för 7nm och 5nm vid TSMC OIP

Håller jämna steg med 5nm hjärtslag

Dela det här inlägget via:

plats_img

Senaste intelligens

plats_img

Chatta med oss

Hallå där! Hur kan jag hjälpa dig?