Raziskovalci pri Infineon Technologies so objavili nov tehnični dokument z naslovom »Vsa umetna, manj inteligenca: GenAI skozi lečo formalnega preverjanja«.

Minimalizem
»Sodobne zasnove strojne opreme postajajo vse bolj učinkovite in kompleksne. Vendar pa so pogosto dovzetni za skupne sezname slabosti (CWE). Ta članek je osredotočen na formalno preverjanje CWE-jev v naboru podatkov o modelih strojne opreme, napisanih v SystemVerilogu iz regenerativne umetne inteligence (AI), ki jo poganjajo veliki jezikovni modeli (LLM). Uporabili smo formalno preverjanje, da smo vsako zasnovo strojne opreme kategorizirali kot ranljivo ali brez CWE. Ta nabor podatkov so ustvarili 4 različni LLM-ji in ima edinstven nabor zasnov za vsakega od 10 CWE-jev, na katere ciljamo v našem dokumentu. Ugotovljene ranljivosti smo povezali s številkami CWE za nabor podatkov 60,000 generiranih kod SystemVerilog Register Transfer Level (RTL). Ugotovljeno je bilo tudi, da večina LLM ne pozna nobenih CWE strojne opreme; zato se običajno ne upoštevajo pri generiranju kode strojne opreme. Naša študija razkriva, da je približno 60 % zasnov strojne opreme, ki jih ustvarijo LLM, nagnjenih k CWE, kar predstavlja morebitna varnostna in varnostna tveganja. Nabor podatkov bi lahko bil idealen za usposabljanje algoritmov LLM in strojnega učenja (ML), da se vzdržijo ustvarjanja zasnov strojne opreme, nagnjenih k CWE.«

Poiščite tehnično papir tukaj. Objavljeno marca 2024.

Gadde, Deepak Narayan, Aman Kumar, Thomas Nalapat, Evgenii Rezunov in Fabio Cappellini. "Popolnoma umetna, manj inteligenca: GenAI skozi lečo formalnega preverjanja." (2024).arXiv:2403.16750v1

• Distribucija vsebine in PR s pomočjo SEO. Okrepite se še danes.
• PlatoData.Network Vertical Generative Ai. Opolnomočite se. Dostopite tukaj.
• PlatoAiStream. Web3 Intelligence. Razširjeno znanje. Dostopite tukaj.
• PlatoESG. Ogljik, CleanTech, Energija, Okolje, sončna energija, Ravnanje z odpadki. Dostopite tukaj.
• PlatoHealth. Obveščanje o biotehnologiji in kliničnih preskušanjih. Dostopite tukaj.
• vir: https://semiengineering.com/verifying-hardware-cwes-in-rtl-designs-generated-by-genai/