Производители микросхем готовятся к фундаментальным изменениям в архитектуре, материалах и базовых структурах, таких как транзисторы и межсоединения. Конечным результатом будет увеличение количества этапов процесса, повышение сложности каждого из этих этапов и рост затрат по всем направлениям.
На переднем крае finFET иссякнут где-то после узла 3 нм (30 ангстрем). Три литейных завода, которые все еще работают на этих узлах — TSMC, Samsung и Intel, а также отраслевой исследовательский центр imec — ищут какую-то форму затвор все вокруг транзисторы в качестве следующей структуры транзистора, чтобы получить более жесткий контроль над утечкой затвора.
Этот подход, вероятно, сработает еще как минимум для пары узлов после этого и, возможно, еще больше с развертыванием вилочные полевые транзисторы, промежуточный шаг, разработанный imec. (См. рис. 1). Тем не менее, каждая из этих компаний использует разные соглашения об именах, временные рамки и сочетания технологий, что затрудняет определение того, какая из них является технологическим лидером в любой конкретный момент.
Рис. 1: Пара вилочных полевых транзисторов N- и P-типов (слева) и сложенные нанолистовые полевые транзисторы (справа). Источник: имек
«Если оглянуться назад, мы начали с биполярных устройств, а затем перешли на планарные CMOS и 3D finFET», — сказал Кевин Чжан, старший вице-президент по развитию бизнеса в TSMC. «Теперь мы переходим к нанолистовым транзисторам со сквозным затвором. Но структура транзистора будет развиваться. Это не будет каждое поколение или узел, где вам придется вводить новую архитектуру, потому что новые транзисторы или архитектуры требуют очень, очень много времени. Мы инвестируем в технологию нанолистов более 10 лет, чтобы иметь достаточную уверенность, чтобы внедрить ее на узле 2 нм».
Foundry будут расширять существующие технологии настолько долго, насколько это возможно, потому что каждое изменение стоит дорого. В дополнение к новым производственным процессам, разработанным литейным заводом, требуется тонкая настройка сотен технологических операций, связанных с производственным оборудованием. Ключевыми показателями здесь являются время, затрачиваемое на производство каждой пластины, которое влияет на стоимость, и время, необходимое для получения надлежащего выхода продукции. Каждый шаг требует изменений во всем: от инструментов EDA, которые необходимо сертифицировать на каждом узле и полуузле для каждого литейного цеха, до точного включения различного оборудования в производственный поток. Для сложных чипов может быть несколько точек вставки. Это затрудняет точное определение фактических сроков, и литейные заводы могут не переходить к следующему технологическому узлу, пока не закончатся улучшения с использованием существующей технологии.
TSMC, нынешний лидер процесса — и единственный передовой литейный завод — планирует перейти на полевые транзисторы GAA с техпроцессом 2 нм. Ю-джиер Мии, старший вице-президент по исследованиям и разработкам в TSMC, заявил в недавней презентации, что finFET на 3 нм обеспечат повышение скорости на 18% при той же мощности или снижение мощности на 34% при той же производительности. С нанолистами будет улучшение скорости примерно на 10-15%, снижение мощности на 25-30% и увеличение плотности в 1.1 раза. Он также отметил, что существующие правила проектирования будут совместимы с N2, что позволит повторно использовать IP.
Intel пойдет по тому же пути, используя свою версию GAA FET, называемую RibbonFET. Intel также заявила, что в ее технологии finFET осталось достаточно улучшений, чтобы расширить finFET еще на один узел.
«Мы предлагаем усовершенствованный finFET на текущем производственном узле, — сказал Рахул Гоял, вице-президент и генеральный менеджер по поддержке экосистемы продуктов и дизайна в Intel. «Мы также рассматриваем узел следующего поколения, который выйдет в следующем году или около того. И затем наша любимая точка — которая является наиболее продвинутым узлом и где, как мы считаем, мы можем добиться дифференциации — находится в разработке с несколькими клиентами. Это позволяет нам перейти к временным рамкам с 2024 по 2025 год и лучше понять, что нужно нашим клиентам и как это реализовать. Задача состоит в том, чтобы убедиться, что мы работаем с нашими клиентами на ранней стадии, чтобы максимально ускорить наше обучение, а затем также позволить нашей экосистеме и партнерам обслуживать наших клиентов. Экосистема очень мощная и с годами стала чрезвычайно динамичной. В этой экосистеме много исследований и разработок».
Тем временем Samsung представит технологию GAA на 3-нанометровом техпроцессе, которую компания называет полевыми транзисторами с многоканальными мостами. Компания утверждает, что эта технология может снизить энергопотребление на 45%, повысить производительность на 23% и уменьшить площадь на 16% по сравнению с 5-нм finFET. Следующее поколение снизит энергопотребление на 50 % и повысит производительность на 30 %, используя на 35 % меньше площади. Одно из ключевых улучшений, которое рекламирует Samsung, — это регулируемая ширина канала, которая может снизить мощность, необходимую для передачи сигналов.
Что дальше?
После полевых транзисторов GAA следующая версия технологии, вероятно, будет включать многослойные полевые транзисторы GAA, также известные как дополнительные полевые транзисторы (CFET), для масштабирования до 50%. Это изменение расширяет нанолисты как минимум еще на пару узлов. Количество слоев, которые можно сложить, может определить расширяемость этой технологии.
«Мы рассматриваем латеральные нанопроволоки, нанолисты и некоторую степень укладки латеральных нанопроволок и нанолистов для следующих нескольких поколений технологий», — сказал Дэвид Фрид, вице-президент по вычислительным продуктам в Lam Research. «Всем нравится просматривать полный список передовых устройств и смотреть на вертикальные и горизонтальные устройства и стеки, но инвестиции, необходимые для внесения любого из этих изменений, настолько значительны, что производителям лучше быть уверенными, что они получат хотя бы несколько узлы из основного перехода, прежде чем они сделают этот переход. Вы стараетесь не принимать эти решения по одному узлу за раз».
Ожидается, что CFET начнут появляться где-то около 14 ангстрем (1.4 нм) или каким бы ни было фактическое число — на данный момент оно не определено. CFET находятся на чертежной доске уже более десяти лет и считаются эволюционным шагом по сравнению с нанолистовыми и вилочными полевыми транзисторами. Провода CFET, nFET и pFET уложены друг на друга в одно- или двухпроводную конфигурацию, что обеспечивает преимущество по площади и плотности, но при этом ограничивает утечку тока на затворе. Эта утечка является причиной того, что батарея разряжается или электричество продолжает течь, даже когда устройство выключено.
Рис. 2: Архитектура CFET. Источник: Coventor, исследовательская компания Lam.
Переосмысление некоторых основ
В отличие от прошлого, когда процесс можно было отладить на миллиардах единиц одной и той же конструкции, конечные пользователи требуют более индивидуальных решений для конкретного приложения. В некоторых случаях они разрабатываются для внутреннего потребления, например, в гипермасштабируемых центрах обработки данных. Это ограничивает объем отраслевого обучения конкретной конструкции, которая еще больше сокращается за счет меньших объемов.
Что еще хуже, некоторые из этих устройств используются в критически важных приложениях с точки зрения безопасности. Таким образом, в дополнение к тому, что они производятся в ограниченном количестве, существует спрос на повышенную надежность в течение более длительного срока службы.
В связи с этим разрабатывается ряд интересных стратегий для решения этих и связанных с ними проблем. Например, вместо того, чтобы ожидать, что каждый транзистор или межсоединение в проекте будет работать идеально — со 100%-ным выходом — идея состоит в том, чтобы иметь возможность определить, какие из них неисправны или вышли из строя, в любой момент жизненного цикла чипа. Акцент здесь делается на устойчивость. В прошлом это достигалось с помощью избыточности, и общее мнение заключалось в том, что транзисторы бесплатны. Но такой подход слишком дорог в гетерогенной структуре, где некоторые вычислительные элементы и память создаются разными поставщиками.
«Есть две проблемы, — сказал Анджей Стройвас, технический директор PDF Решения. «Во-первых, как очень рано определить, что схема не работает? И во-вторых, как построить реконфигурируемое межсоединение? Вы можете использовать активную схему для перенастройки этого межсоединения. Стандартный способ сделать это — провести тестирование после завершения процесса изготовления и сжечь предохранители. Но если у вас есть встроенная информация, посредством сканирования eBeam на низком уровне металла, вы можете сделать это намного эффективнее. Степень детализации другая».
Когда в 2 году Sony представила Playstation 2000 на базе процессора IBM Cell, она была разработана с шестью ядрами, хотя требовалось только пять. В то время этот подход считался революционным. Но реконфигурируемость добавляет совершенно новый уровень понимания того, что происходит от проектирования до производства, включая аналитику в реальном времени, возможность перенаправлять сигналы по мере необходимости и разделять конструкции с гораздо большей точностью.
Литография также вот-вот претерпит значительный и дорогостоящий сдвиг. EUV, развернутый для крупносерийного производства на 5-нанометровом техпроцессе после десятилетней задержки, уже отстает. На 3-нм и 2-нм мультипаттерн снова потребуется, если только ASML — единственный источник передового литографического оборудования — не сможет развернуть EUV с высокой числовой апертурой (EUV с высокой числовой апертурой) и по разумной цене. EUV с высокой числовой апертурой имеет апертуру 0.55 по сравнению с 0.33 для EUV и использует анаморфотную линзу для правильной печати элементов на краях пластины. Но не все металлические слои потребуют EUV с высокой числовой апертурой, а это означает, что он, скорее всего, будет интегрирован в производственный процесс в качестве точечного инструмента, а не универсального средства.
Еще одна набирающая популярность стратегия — это совместная оптимизация технологий проектирования, которая гораздо теснее, чем раньше, связывает проектирование переднего плана с производством. DTCO существует уже много лет, но используется только на самых передовых узлах.
«В эпоху планарных КМОП дизайнеры и технологи могли предсказать, как будет масштабироваться узел, — сказал Рикардо Борхес, директор по маркетингу продукции в Synopsys ' Силиконовая инженерная группа. «Такого рода интуиция стала менее достоверной с появлением finFET, которые привнесли в смесь некоторые новые вещи и затруднили прогнозирование характеристик узла. Сегодня существует большее разнообразие и большее количество архитектур, которые необходимо изучить. Например, в ближайшем будущем мы увидим ранние выпуски универсальных технологий. Кроме того, есть несколько типов устройств, больше транзисторных архитектур, больше материалов и систем, которые необходимо оценить. В какой-то момент кремний может быть заменен другими материалами. Мы уже видим новые металлы, такие как рутений и молибден, для будущих межсоединений, а также висмут и сурьму для радиочастот, поскольку они обладают более низким удельным сопротивлением. Кроме того, есть определенные конструкции, которые imec называет бустерами масштабирования, которые могут быть новой технологией процесса для уменьшения изменчивости подхода к построению паттернов».
Еще один подход заключается в том, чтобы вообще не масштабироваться до самых продвинутых узлов. Компании-производители, такие как UMC и GlobalFoundries, вкладывают значительные средства в зрелые узлы, где используются альтернативные подходы для повышения PPA. Грегг Бартлетт, старший вице-президент по технологиям, инжинирингу и качеству в GlobalFoundries, сказал, что 80% используемых сегодня чипов производятся на зрелых узлах, и он ожидает, что это число будет увеличиваться с ростом усовершенствованной упаковки, гибридного соединения, чипсетов и многого другого. дизайны, специфичные для предметной области.
Однако это не делает проекты на зрелых узлах менее сложными. «Мы начинаем с материалов, а затем разрабатываем чип, а не начинаем с конечного рынка и выясняем, что они хотят сделать с дизайном и какие материалы в него вписываются», — сказал Бартлетт. «SOITEC предлагает 27 различных видов материалов SOI (кремний на изоляторе) с различной толщиной корпуса, различной толщиной кремния и различной ориентацией кристаллов. Понимание того, почему один субстрат лучше другого, является действительно важным соображением. И это не из-за свойств материала. Это потому, что к тому времени, когда он полностью интегрирован в производительность на системном уровне, вы понимаете, как это проявляется».
Разные варианты
Что удивительно, так это то, сколько исследований и разработок происходит на всех узлах процесса, а не только на переднем крае, и что исследования, вероятно, резко возрастут с принятием Закона о чипах и науке в Соединенных Штатах и Закона о чипах в Европе. в совокупности более 100 миллиардов долларов на исследования в различных смежных областях.
Это включает в себя кремниевую фотонику для связи между несколькими чипами и несколькими модулями/корпусами, которая широко используется в центрах обработки данных для подключения серверов к системам хранения. Все чаще он будет использоваться на все более коротких расстояниях. Свет очень быстр, требует минимальной энергии для фактической передачи сигналов и выделяет очень мало тепла. Но это также требует наблюдения за тепловыми флуктуациями, которые могут вывести сигналы за пределы диапазона фильтров, и проверки любых шероховатостей в волноводах, которые влияют на сигналы. В отличие от электронов, фотонам не нравятся углы, что является одной из проблем при встраивании фотоники в чипы.
«Для нас мы хотим иметь возможность моделировать два устройства, объединенных в бутылки в той или иной форме, а также иметь возможность эмулировать и моделировать их комбинацию», — сказал Бартлетт. «Ребята из EDA хорошо справляются с тем, чтобы оставаться в тени. У нас только что было объявление с одним из поставщиков EDA на нашей платформе 45CLO (C, L и O — разные диапазоны длин волн, каждый с разными потерями), потому что теперь вы пытаетесь сделать электрооптику. Это области, которые находятся на переднем крае отрасли, и мы пытаемся предоставить нашим клиентам правильные инструменты проектирования».
Предложения специального литейного производства также находятся на подъеме. «Высокий спрос на вафли позволил нашим фабрикам работать на полную мощность, а цены выше среднего смешивались с нашим общим доходом», — говорится в сообщении. UMC Президент Джейсон Ван во время недавней телефонной конференции. «Технологии SoC, такие как энергонезависимая память, управление питанием, RF-SOI и драйверы OLED-дисплеев, являются необходимыми приложениями для 5G, AIoT и автомобильной промышленности. И наша стратегия, направленная на то, чтобы сосредоточиться на специальных технологиях, оказалась успешной — теперь она приносит более половины нашего дохода от пластин».
Ван отметил, что продолжающаяся электрификация автомобилей также является катализатором будущего роста.
Другие варианты
Возможно, самый большой сдвиг происходит в отношении вариантов упаковки и чипсетов. Существует множество способов объединения различных частей, включая сочетание цифровой логики, разработанной на самых продвинутых узлах, с другой логикой, аналоговой памятью и различными типами памяти, разработанными на зрелых узлах. На самом деле, по мере того, как конструкции становятся все более разнородными и адаптируемыми для конкретных приложений и вариантов использования, растет потребность в добавлении к ним еще большей гибкости.
«У одного клиента, с которым мы разговаривали, был очень сложный контроллер прерываний, — сказал Энди Ярос, вице-президент по продажам, маркетингу и архитектуре решений в компании Флекс Логикс. «Им нужно было предвидеть все различные перестановки, которые их клиенты захотят загрузить в свой чип, в том числе какие периферийные устройства подключить или сделать доступными для внешнего мира, и они пытались сделать это под контролем программного обеспечения. Они обнаружили, что независимо от того, как они его настроили или насколько сложным был этот контроллер прерываний, этот контроллер прерываний не будет поддерживаться. Вот где встроенная FPGA вступает в игру. У вас может быть гораздо более простой контроллер прерываний, и этот контроллер прерываний предназначен и специально разработан для каждого клиента. Так что теперь вам не нужно предвидеть каждый потенциальный случай загрузки, последовательность загрузки или комбинаторную вариацию. По сути, когда это нужно клиенту, вы создаете новый RTL и добавляете его для требований этого клиента к секвенированию».
Смешивание и сопоставление различных компонентов и процессов также приводит к неожиданным результатам. Рассмотрим гибридное соединение, которое обеспечивает гораздо более прямой способ соединения различных компонентов, чем их пайка.
«Из-за медленных температурных процессов припоя он ограничивает многие последующие приложения, которые они хотят использовать», — сказал Ким Йесс, исполнительный директор бизнес-подразделения обработки на уровне пластин в Наука пивовара. «Мы также видим, что клиенты, выполняющие интеграцию шариков припоя, испытывают такую сильную деформацию или разрушение, что теперь рассматривают возможность гибридного соединения. Это будет быстрее, чем настоящая гетерогенная интеграция».
Гибридное соединение медь-медь является самым распространенным, но ведутся работы по использованию диэлектриков для соединения. «Мы работаем параллельно с полимерным диэлектриком, чтобы сделать то же самое», — сказал Донгшун Бай, ученый из Brewer Science. «Он все еще находится на ранней стадии разработки».
Еще одним преимуществом гибридного соединения является то, что оно уменьшает точки напряжения при соединении, которые могут вызвать трещины в шариках припоя, особенно в углах. «Мы слышали о серьезных проблемах, таких как боковое выравнивание, — сказал Бай. «Если выравнивание составляет менее 2 микрон, у них могут возникнуть проблемы. И если соединение микробугорков станет меньше, стабильность станет проблемой».
Будущее
В отличие от прошлого, когда вся индустрия микросхем шла в ногу со временем к следующему технологическому узлу, сейчас рассматривается множество возможных направлений. На существующих узлах ведется работа по более точной печати элементов на фотомасках с использованием криволинейные формы маски. «Сегодня, даже если вы нарисуете круг, он исказится на маске», — сказал Аки Фуджимура, генеральный директор D2S. «Чтобы делать это последовательно каждый раз, это должно было бы быть намного больше, и это было бы бесполезно. Таким образом, вы должны подойти к краю жизнеспособности, и это почти по определению говорит о том, что он немного варьируется, потому что, чтобы быть надежным, он должен быть больше. Но ваша задача — сделать его как можно меньше».
Именно здесь подходят криволинейные маски. Используя многолучевой электронный луч, формы масок могут быть напечатаны гораздо точнее, чтобы в основном закрыть пробелы, которые были созданы для учета этих неточностей. При правильном выполнении такие технологии могут помочь расширить узлы.
И если этого недостаточно, в настоящее время ведутся разработки с использованием 2D-материалов для полевых транзисторов с углеродными нанотрубками, которые находятся в центре внимания всех ведущих литейных заводов. Будут ли эти структуры материализованы для основных приложений, для специализированных чипов или вообще материализуются, еще неизвестно. В то время как исследования различных структур транзисторов с использованием экзотических материалов продолжаются, ведущие литейные заводы рассматривают архитектуру и усовершенствованную компоновку как возможные пути продвижения вперед, как с помощью OSAT, так и без них.
Что кажется несомненным, так это то, что конкуренция скорее накаляется, чем ослабевает, и начинается гонка за «массовую настройку» полупроводников быстро, с наименьшими возможными затратами и с максимальной надежностью. Теперь вопрос заключается в том, какой путь вперед является лучшим, и это еще предстоит доказать.
