Hvordan rekonfigurerer du systemegenskaper? Svaret på det spørsmålet er godt etablert – gjennom programvare. Gjør den underliggende maskinvaren generell nok og bruk plattformprogramvare for å oppdatere atferd og finpusse maskinvarekonfigurasjonsregistre. Dette enkle faktum drev eksplosjonen av innebygde prosessorer overalt og fungerer veldig bra i de fleste tilfeller, men ikke alle. Programvare gir fleksibilitet på bekostning av ytelse og kraft, noe som kan være et reelt problem i begrensede IoT-applikasjoner. Ta i betraktning tight-loop kryptering/dekryptering for eksempel. Å oppfylle ytelses- og kraftmål krever akselerasjon for slike funksjoner, noe som ser ut til å kreve tilpasset silisium. Men det alternativet gir bare mening for høyvolumsapplikasjoner. Finnes det et bedre alternativ, som åpner for en høyvolumsplattform som kan tilby ISA-utvidbarhet for akselerasjon etter silisium? Dette er hva Menta og Codasip tilbyr.
Trinn 1: Bygg først en RISC-V-kjerne for designet ditt
Dette trinnet ser ut som en hvilken som helst RISC-V-instansering, men her bruker du en Codasip-kjerne, av grunner du snart vil forstå. Codasip tilbyr en rekke direkte tilpassbare RISC-V-kjerner som en semileverandør kan velge å optimalisere til et spesifikt, men likevel bredt markedsmål. Verktøypakken (Codasip Studio) tilbyr alle funksjonene du forventer å få til støtte for en slik kjerne, inkludert generering av en SDK og muligheten til å tilpasse ISA-en med ledninger. (Her, med "hardwire" mener jeg utvidelser som er bygget direkte inn i silisiumimplementeringen.) Codasip Studio tilbyr også verktøy for å utforske arkitekturalternativer og generere en tilpasset kompilator.
Maskinvareimplementeringen av tilpassede instruksjoner er gjennom en HDL-blokk parallelt med den vanlige databanen, som er vanlig i disse tilfellene. HDL for denne blokken er definert av integratoren for å implementere tilpassede instruksjoner, for eksempel en byte-bytte. Codasip Studio tar seg av vektoring av utførelse til HDL i stedet for ALU etter behov, og kobler også til passende registertilganger.
Trinn 2: Legg til en eFPGA-blokk i datapthen
Så langt er dette bare vanlig RISC-V-tilpasning. Å utvide tilpasningsalternativene til post-silisium krever omprogrammerbar logikk, slik som den som tilbys av Menta. Teknologien deres er standard cellebasert og hevdes bærbar til enhver prosessteknologi, noe som gjør den lett innebygd i de fleste SoC-plattformer. Du kan begynne å se hvordan en slik RISC-V-kjerne kan være vert for ikke bare kablede utvidelser, men også programmerbare utvidelser.
Dette krever involvering fra Codasip Studio (CS) i 2 trinn. Først må du som SoC-integrator fortelle systemet at du planlegger å legge til ISA-tilpasning etter produksjon. Dette instruerer CS om å bygge inn en uprogrammert eFPGA IP i databanen.
For det andre, når silisium er tilgjengelig, vil du (eller kanskje kunden din?) kjøre CS på nytt for å definere ekstra ISA-instruksjoner, sammen med RTL for å implementere disse instruksjonene. Dette vil generere en revidert kompilator og SDK, pluss en bitstrøm for å programmere eFPGA. Voilà – du har en post-silisiumtilpasset RISC-V-kjerne!
Post-silisium ISA-tilpasning
For å oppsummere, tilbyr dette partnerskapet mellom Codasip og Menta muligheten til ikke bare å tilpasse RISC-V-kjerner pre-silisium, men også post-silisium, noe som gjør det mulig for en SoC-leverandør å levere produkter som kan optimaliseres til flere applikasjoner med potensial for høyvolumsappell. Du kan lære mer i denne hvitboken.
Codasip er basert i Europa, men har kunder over hele verden, inkludert Rambus, Microsemi, Mythic, Mobileye og andre. Menta er også basert i Europa og har spesielle styrker innen sikkerhets-, forsvars- og romapplikasjoner. Som teknolog med røtter i Storbritannia er det hyggelig å se enda mer vellykket vekst innen europeisk IP 😊.
Les også:
Skalering mislykkes med Moores lov og Dennard
Optimalisering av AI/ML-operasjoner på kanten
Del dette innlegget via:
- SEO-drevet innhold og PR-distribusjon. Bli forsterket i dag.
- Platoblokkkjede. Web3 Metaverse Intelligence. Kunnskap forsterket. Tilgang her.
- kilde: https://semiwiki.com/ip/codasip/321667-re-configuring-risc-v-post-silicon/
