Mogelijk hebt u onlangs het persbericht en de artikelen gezien over een nieuwe standaard genaamd UCIe. Het staat voor Universal Chiplet Interconnect Express. De standaard is een geweldig idee en zal de markt voor op chiplet gebaseerde ontwerpen zeker vooruit helpen. Maar de naam - Argggh. Daarover later meer.
Laten we het eerst hebben over wat het is. U merkt misschien dat de naam lijkt op PCIe (Peripheral Component Interconnect Express), en dat is opzettelijk. PCIe is waarschijnlijk een van de meest succesvolle standaarden in het computerdomein geweest en is letterlijk de ruggengraat van veel systemen. Processorleveranciers (Intel, AMD, Arm), toonaangevende gieterijen (TSMC en Samsung) en hyperscalers (Google en Meta), evenals Microsoft, Qualcomm en ASE hebben nu een consortium gevormd en dat nemen ze mee naar de pakket in een poging om het succes dat het buiten het pakket heeft gehad te repliceren. In theorie zou je in staat moeten zijn om chiplets voor rekenkernen, randapparatuur, interconnect en vele andere subsystemen te kopen en ze op een substraat te integreren zonder je zorgen te maken over wie elk van de chiplets heeft ontworpen en vervaardigd, of wie de verpakking zal doen. Fantastisch.
PCIe wordt in het verleden gebruikt als de fysieke laag voor andere standaarden. CCIX (Cache Coherent Interconnect for Accelerators) en CXL (Compute Express Link) zijn voorbeelden. Ze zorgen er allebei voor dat accelerator-chips aan serverprocessors kunnen worden gekoppeld, terwijl de cachecoherentie behouden blijft.
Dit is volkomen logisch omdat PCIe de juiste eigenschappen heeft voor dit soort verbindingen, en wanneer het in het pakket wordt geplaatst, wordt alles versneld. Binnen het pakket zijn er veel kleinere afstanden, kleinere weerstand, lagere inductantie en capaciteit, hopelijk minder ruis - vooral in het kanaal. Dit betekent dat de standaard het bewezen concept kan opnemen en nog beter kan maken in het pakket. Volgens het persbericht, "dekt de UCIe 1.0-specificatie de die-to-die I/O fysieke laag, die-to-die protocollen en softwarestack die gebruikmaken van de gevestigde PCI Express (PCIe) en Compute Express Link ( CXL) industriestandaarden.”
Het zal veel sneller, veel lager vermogen en betrouwbaarder zijn. Ik heb een bewering gezien die 20X beter zou moeten zijn, wat betekent 20X de snelheid bij hetzelfde vermogen, of dezelfde snelheid bij 1/20 het vermogen. Het was niet duidelijk, maar de winst zou aanzienlijk moeten zijn.
Het is ook prachtig dat dit de kosten voor chiplet-assemblage kan verlagen. Tegenwoordig betekenen hoge kosten dat het een technologie is die alleen is gereserveerd voor apparaten met een hoge marge. Als we aan de servermarkt denken, zijn de besparingen op stroom en oppervlakte alleen al voldoende om de extra kosten te rechtvaardigen. Maar naarmate de technieken om dit soort verpakkingen te maken verbeteren, zullen die kosten snel dalen en zal de chipletmarkt voor iedereen toegankelijker worden.
Laten we nu naar de keerzijde gaan. Hoewel PCIe geweldig is in het integreren van randapparatuur in een processor, is het geen geweldige manier om veel dingen met elkaar te verbinden die waarschijnlijk chiplets worden. HBM (High Bandwidth Memory), een andere in-package interconnect-standaard die al redelijk wijdverbreid wordt gebruikt, wordt gebruikt om DRAM op processors aan te sluiten. Een andere standaard, BOW (Bundle of Wires), is sneller, verbruikt minder energie en is flexibeler. Je krijgt natuurlijk niet voor niets en hoewel deze andere standaarden flexibeler zijn, vergen ze ook meer samenwerking tussen de leveranciers van de chiplets en het bedrijf dat ze samenstelt. Er zijn veel overwegingen bij het selecteren van de methode om subsystemen op chiplets met elkaar te verbinden tot een pakket, inclusief snelheid, latentie, vermogen, oppervlakte, aantal gebruikte draden en nog veel meer.
Maar dat is het punt. Er is geen enkele "universele" interconnect-standaard voor chiplets, en zal er ook nooit komen. Het toepassingsgebied en de behoeften die eraan worden gesteld, zijn zo gevarieerd dat er een reeks standaarden zal zijn - elk gericht op specifieke soorten toepassingen. De "Universele" in UCIe is totaal onjuist. Het wordt gebruikt als een waardeloos marketingwoord dat de markt zal verwarren en beschadigen. Gezien de naamgeving van CCIX en CXL, hadden ze in die geest moeten doorgaan en het Compute Chiplet Interconnect Express (CCIe) moeten noemen.
Waarom gebeurt dit keer op keer? Waarom blijven marketingmensen zo'n overdrijving overdrijven en gebruiken? Ik wou echt dat ze het niet hadden gedaan, want ik vind UCIe een geweldig idee verwend door een stomme naam.
De post UCIe: Marketing verpest het weer verscheen eerst op Semiconductor Engineering.
