Siliciumcarbide wint terrein op de markt voor vermogenshalfgeleiders, met name in elektrische voertuigen, maar is voor veel toepassingen nog te duur.
De redenen zijn goed begrepen, maar tot voor kort was SiC grotendeels een nichetechnologie die de investering niet rechtvaardigde. Nu de vraag naar chips die kunnen werken in hoogspanningstoepassingen groeit, wordt SiC veel nader bekeken. En in tegenstelling tot andere potentiële alternatieven voor apparaten met siliciumvoeding, heeft SiC het voordeel van bekendheid.
SiC, dat voor het eerst werd gebruikt voor detectordiodes in kristalradio's, was een van de eerste commercieel belangrijke halfgeleiders. Commerciële SiC JFET's zijn sinds 2008 beschikbaar en zijn vooral nuttig in elektronica voor: extreme omgevingen. SiC MOSFET's werden in 2011 op de markt gebracht. Het materiaal biedt een matige bandgap van 3.26 eV, met 10 keer de doorslagspanning van silicium.
Helaas is SiC ook erg moeilijk te vervaardigen. Tobias Keller, vice president global product management bij Hitachi Energy, legde uit dat standaard Czochralski (CZ) groeimethoden niet levensvatbaar zijn. CZ-groei smelt silicium in een silicakroes bij ongeveer 1500 ° C, maar het smeltpunt van siliciumcarbide ligt boven 2700 ° C.
In plaats daarvan worden SiC-kristallen meestal gekweekt door de Lely-methode:. SiC-poeder wordt verhit tot meer dan 2500°C in een argonatmosfeer, waar het sublimeert op een kiemkristal. Het proces geeft voldoende resultaten, maar is gevoelig voor defecten en moeilijk te controleren. Ingenieurs presteren inspectie van binnenkomende SiC-wafels identificeert doorgaans aanzienlijke "dode" gebieden als gevolg van stapelfouten en andere defecten.
SiC-apparaten zijn gebouwd op een aangepaste epitaxiale apparaatlaag die is geoptimaliseerd voor de verwachte bedrijfsspanning. Dikkere epilagen kunnen hogere spanningen verdragen, maar hebben ook meer defecten. In de afgelopen twee jaar hebben verbeterde wafelkwaliteit en eerdere identificatie van dode gebieden de algehele opbrengst met 30% verhoogd, zei Keller.
Betere diëlektrica voor hogere mobiliteit
SiC MOSFET's worden verder beperkt door de over het algemeen slechte kwaliteit van de poortoxide/carbide-interface. In werk gepresenteerd op de IEEE Electron Device Meeting (IEDM) van december, legden onderzoeker T. Kimoto en collega's van de Japanse universiteiten van Kyoto en Osaka uit dat koolstof-koolstofdefecten aan het grensvlak het gevolg lijken te zijn van directe oxidatie van SiC. [1] Deze defecten liggen in de buurt van de rand van de SiC-geleidingsband, waar ze de kanaalweerstand verhogen en bijdragen aan drempelspanningsverschuivingen in de voltooide apparaten.
Als alternatief voor de oxidatie van SiC, heeft de groep van Kimoto eerst het oppervlak geëtst met waterstofplasma en vervolgens SiO afgezet2 door CVD, gevolgd door nitridatie van de interface. Dit proces verminderde de valdichtheid en verdubbelde de elektronenmobiliteit van de inversielaag tot 80 cm2/V-sec bij 10V gate-bias.
Stephan Wirths en collega's van Hitachi Energy (voorheen ABB Semiconductors) toonden aan dat een niet nader genoemde high-k diëlektrische verbinding low-defect interfaces met SiC zou kunnen vormen, zonder de passiveringsstappen die nodig zijn voor SiO2. [2] Net als bij siliciumapparaten, verhoogt het gebruik van hoge-k-poortdiëlektrica voor SiC MOSFET's ook de fysieke dikte bij een bepaalde capaciteit, waardoor de poortlekstroom wordt verminderd.
Fig. 1: High-k SiC-vermogens-MOSFET. Bron: Hitachi Energy
De slechte mobiliteit van SiC-dragers vormt een andere uitdaging voor apparaatontwerpers. Zelfs na tientallen jaren werk is de beste mobiliteit die wordt bereikt door het optimaliseren van het poortdiëlektricum nog steeds een factor 10 minder dan die van silicium. Als resultaat is de kanaalweerstand dienovereenkomstig 10 keer hoger dan die van silicium.
Bij krachtige apparaten beperkt een lage mobiliteit zowel de prestaties als de duurzaamheid. Apparaatweerstand en schakelverliezen hebben direct invloed op parameters zoals de actieradius van een elektrisch voertuig. Hoewel geïmplanteerde doteermiddelen en structurele modificaties de kanaalweerstand kunnen verminderen, merkte James Cooper, president van Sonrisa Research, op dat hierdoor ook de kortsluitingstijd wordt verkort door de stroomdichtheid te vergroten. [3]
Kortsluiting overleven
De kortsluitvastheidstijd is een belangrijke veiligheidsparameter voor stroomapparaten. Als het apparaat om welke reden dan ook wordt kortgesloten, moet het lang genoeg overleven om de beveiligingscircuits te laten reageren. Een storing brengt niet alleen permanente schade aan de elektrische belasting met zich mee, maar ook letsel door de gebruiker, brand en materiële schade. De exacte vereiste hangt af van het ontwerp van het beveiligingscircuit, maar is typisch 5 tot 10 microseconden. Naarmate de stroomdichtheid toeneemt, neemt ook de temperatuur bij kortsluiting toe en neemt de weerstandstijd af.
Commerciële acceptatie van SiC MOSFET's is traag verlopen, deels omdat deze apparaten over het algemeen kortere weerstandstijden hebben dan siliciumapparaten met vergelijkbare classificatie. Om deze reden willen ontwerpers de relatie tussen kanaalweerstand en stroomdichtheid veranderen. Is het mogelijk om de weerstand te verminderen zonder de stroomdichtheid tot gevaarlijke niveaus te verhogen?
Een mogelijke oplossing is om de poortvoorspanning te verminderen en tegelijkertijd de oxidedikte te verminderen. Cooper legde uit dat een dunner oxide de controle over het kanaal verbetert - zoals in silicium MOSFET's - waardoor een lagere spanning mogelijk is. Deze oplossing vereist zeer weinig verandering in het fabricageproces. Hoewel er maar weinig onderzoeken zijn naar SiC-apparaten met dunne diëlektrica, gebruiken siliciumapparaten oxiden zo dun als 5 nm zonder onnodige tunneling. Bovendien, zoals hierboven opgemerkt, kan het gebruik van diëlektrica met hoge k een betere kanaalcontrole geven terwijl de fysieke dikte behouden blijft.
Een tweede alternatief, voorgesteld door Dongyoung Kim en Woongje Sung van het SUNY Polytechnic Institute, is gericht op het verminderen van de stroomdichtheid door de effectieve kanaaldikte te vergroten. Ze gebruikten een kantelhoek van 4° om diepe P-wells te implanteren, waarbij ze gebruik maakten van ionenkanalisatie langs de <0001> SiC-roosterrichting. Deze benadering vereist slechts kleine wijzigingen in het fabricageproces, aangezien het diepe putimplantaat hetzelfde masker gebruikt als een conventionele put. De resulterende apparaten verminderden de maximale afvoerstroom met ongeveer 2.7 keer en verhoogden de weerstandstijd met een factor vier. [4]
Om een soortgelijk probleem op te lossen, wendde de siliciumindustrie zich tot de nu alomtegenwoordige finFET. Het vergroten van het kanaaloppervlak bij constante stroom vermindert de stroomdichtheid. Onderzoekers van Purdue University demonstreerden een SiC tri-gate MOSFET met polysilicium poorten en meerdere submicron vinnen, waardoor een 3.6x reductie in specifieke kanaalweerstand werd bereikt. [5]
Fig. 2: Stroompaden en kanaalbreedte in een SiC MOSFET met drie poorten. Bron: IEEE Electron Device Letters
Hoewel het niet duidelijk is hoe snel de industrie voor stroomapparatuur een architectuur zou aannemen die zo radicaal is als de finFET, is de hoge doorslagspanning van SiC een overtuigend voordeel. Fabrikanten die dat voordeel willen realiseren, zullen een oplossing moeten vinden voor de uitdagingen van lage mobiliteit en hoge stroomdichtheid.
Referenties
[1] T. Kimoto et al., "Physics and Innovative Technologies in SiC Power Devices", 2021 IEEE International Electron Devices Meeting (IEDM), 2021, pp. 36.1.1-36.1.4, doi: 10.1109/IEDM19574.2021.9720696 .
[2] S. Wirths et al., "Vertical 1.2kV SiC Power MOSFET's met High-k/Metal Gate Stack", 2019 31e International Symposium on Power Semiconductor Devices and ICs (ISPSD), 2019, pp. 103-106, doi : 10.1109/ISPSD.2019.8757601.
[3] JA Cooper et al., "Demonstratie van schaling met constante poortlading om de robuustheid van siliciumcarbide-vermogens-MOSFET's te vergroten", in IEEE-transacties op elektronische apparaten, vol. 68, nee. 9, blz. 4577-4581, september 2021, doi: 10.1109/TED.2021.3099455.
[4] D. Kim en W. Sung, "Verbeterde robuustheid van kortsluiting voor 1.2 kV 4H-SiC MOSFET met behulp van een diepe P-well geïmplementeerd door kanaalimplantatie", in IEEE Electron Device-letters, vol. 42, nee. 12, blz. 1822-1825, december 2021, doi: 10.1109/LED.2021.3123289.
[5] RP Ramamurthy, N. Islam, M. Sampath, DT Morisette en JA Cooper, "The Tri-Gate MOSFET: A New Vertical Power Transistor in 4H-SiC," in IEEE Electron Device-letters, vol. 42, nee. 1, pp. 90-93, jan. 2021, doi: 10.1109/LED.2020.3040239.