Experts aan tafel: Semiconductor Engineering ging aan tafel om de economische omstandigheden en hoe dat het chipontwerp beïnvloedt te bespreken met Anirudh Devgan, president en CEO van Cadence; Joseph Sawicki, uitvoerend vice-president van Siemens EDA; Niels Faché, vice-president en algemeen directeur bij Keysight; Simon Segars, adviseur bij Arm; en Aki Fujimura, voorzitter en CEO van D2S. Deze discussie vond plaats voor een live publiek tijdens het recente Electronic System Design Alliance-evenement. Wat volgt zijn fragmenten van die discussie. Om deel één te bekijken, klik op hier.

SE: Vroeger dachten we dat EDA recessiebestendig was omdat design altijd doorgaat tijdens een recessie? Is dat nog steeds waar?

Devgan: Het is meer dan ooit waar. In de komende vijf jaar zal de halfgeleidermarkt naar verwachting verdubbelen tot $1 biljoen. Dat is goed voor EDA en voor IP. Bovendien zijn systeembedrijven meer silicium aan het ontwerpen, en dat houdt niet op. Dat is een goede trend voor ons bedrijf. En tot slot investeren we fors in ontwerp en analyse op systeemniveau vanwege de koppeling van systeemniveau en chipniveau, en dat is een groeiende TAM. Er kan dus nog wel wat gecorrigeerd worden, maar dat zal meer aan de aanbodzijde liggen dan aan de ontwerpzijde. Dat is natuurlijk heel moeilijk te voorspellen. Maar als je naar deze megatrends kijkt, zijn ze heel positief.

Faché: Ik ga akkoord. Er zijn nieuwe toepassingen en meer brancheverticalen. Dat is allemaal goed nieuws. De korte termijn is uitdagend, met het verschil tussen vraag en aanbod. Ik was onlangs op een reis naar Europa en sprak er met enkele van onze halfgeleiderklanten over. Soms hebben ze een vraag naar hun producten die 30% hoger is dan wat ze kunnen bieden. Fabs zijn volgeboekt voor de komende jaren, maar ze voegen capaciteit toe. Ik heb wat van die constructie gezien. We verwachten een evenwicht tussen vraag en aanbod in de komende 18 tot 24 maanden. Daarnaast is er een seculiere groeitrend in ons bedrijf. Er zijn meer toepassingen, meer ontwerpstarts en nieuwe startups. Dit is een zeer levendige markt. Er wordt veel geïnvesteerd in nieuwe projecten en nieuwe startups. Ze hebben allemaal een tool nodig, en ze zijn allemaal op zoek naar IP die aansluit bij de kern van hun bedrijf. En ze hebben adviesdiensten nodig. Dus we zitten echt op een goede plek.

Sawicki: Iedereen herinnert zich 10 jaar geleden toen iedereen zei dat de wet van Moore dood was, of toen ze zeiden dat er nooit een 90nm-knooppunt zou komen. Ontwerpstarts zouden instorten tot niets, en slechts vier bedrijven zouden chips maken. Niets van dat alles gebeurde. Het begin van ontwerpen neemt in ieder geval radicaal toe. Het is een geweldige tijd om in deze business te zijn. Maar het is ook uitdagend, want het zijn veeleisende klanten.

SE: De wet van Moore zal niet snel eindigen, maar het vertraagt. We zien veel meer heterogene ontwerpen in verpakkingen. Wat is de impact daarvan?

Devgan: In 1997 vertelde ik mensen dat system-in-a-package system-on-a-chip zou overnemen. Het heeft 25 jaar geduurd voordat het zover was. Systeem-in-een-pakket heeft veel voordelen. U kunt siliconen hergebruiken, niet alleen IP-hergebruik. De wet van Moore kan nog enkele generaties voortduren, wat nog 5 tot 10 jaar is. Dus als schaalvergroting 10 jaar kan doorgaan, en je kunt daar nog 3D-IC aan toevoegen, kan het nog 5 tot 10 jaar exponentieel blijven. Als je kijkt naar de schaalvergroting van de afgelopen 5 jaar, dan is deze gedreven door meer dingen op de chip, niet door de klassieke Dennard-schaalverdeling. 3D-IC is een natuurlijke uitbreiding daarvan en ik weet zeker dat het basisproces nog minstens vier of vijf generaties kan duren.

Fujimura: We doen GPU-versnelling voor de halfgeleiderindustrie en we bouwen onze eigen GPU-platforms omdat de betrouwbaarheidsproblemen zo groot zijn. Dus we volgen nogal wat op wat er met GPU's gebeurt. NVIDIA heeft zojuist zijn nieuwe H100-processor aangekondigd, die 17,000 single-precision cores heeft. Dit zijn SIMD-machines, dus je kunt ze niet echt vergelijken met CPU's. Maar vergeleken met twee jaar geleden toen NVIDIA de vorige generatie, de A100, aankondigde, die ongeveer 7,000 single-precision cores had. In twee jaar tijd ging het van 7,000 cores naar 17,000 cores. De wet van Moore is nu anders dan in het verleden. Het is schaalvergroting. Je krijgt geen hogere kloksnelheden, maar je kunt veel meer op één chip berekenen dan twee jaar geleden, en ik weet zeker dat dit zo zal blijven. Intel heeft zojuist zijn halfgeleider-roadmap aangekondigd, en ze gaan naar cijfers en vervolgens naar angstrom. Maar hun routekaart gaat veel meer dan 10 jaar in de toekomst. Dit gaat dus door. Natuurlijk, het is voor zeer gespecialiseerde dingen. Als je IoT-apparaten gebruikt, heb je dat niet nodig. Maar vooral vanwege deep learning is er een enorme vraag naar high-performance computing. Die trend zet door en de investeringsdollars blijven beschikbaar. Aan de productiekant zullen maskers blijven schalen. Lithografie om dingen op een wafel af te drukken gaat door. Maar het zal echt duur zijn. De enige vraag is dus of er een economische rechtvaardiging is om door te gaan, want de onverzadigbare vraag naar computers waarmee deep learning is begonnen, zal blijven bestaan. Dit is brute-force computing en het wordt meer dan alleen deep learning. Je hoeft niet slim te zijn. Je gaat er gewoon voor.

Segars: Als je kijkt naar enkele van de complexe IoT-apparaten die mensen op dit moment bouwen, zijn dit superscalaire processors met zeer diepe pijpleidingen, en ze zijn behoorlijk verbazingwekkend. In deze branche zullen mensen manieren vinden om in elke generatie steeds meer prestaties te leveren, en er zijn veel tools om mee te spelen. 3D-IC voor deze zeer complexe, multi-die-pakketten, voegt nog een of twee dimensies toe aan de prestaties. Wat er echter interessant aan is, is dat het niet alleen meer van hetzelfde is. Het gaat er niet om om meer transistors op een chip te zetten of ze kleiner te maken. Het gaat om het oplossen van verschillende problemen. Op dit moment komt bij de meeste chips de wafel eruit, ze worden in plakjes gesneden, de dobbelsteen gaat ergens heen, iemand anders verpakt ze. Het is vrij eenvoudig en het is een zeer goed geoptimaliseerd proces. Maar je hebt het schrikbeeld om dobbelstenen van verschillende fabrieken te nemen, ze samen te voegen met behulp van een interface die je tussen hen gaat uitwerken, en normen over hoe om te gaan met het substraat. En dan moet je de kosten omlaag brengen, want de mensen die het tegenwoordig doen, bouwen zeer dure ontwerpen die slechts een paar mensen met zeer grote middelen aankunnen. Maar dit is een technologie die op veel plaatsen kan worden toegepast, en de uitdaging is om die kosten weg te werken. Dus dat kan iets worden dat elke ontwerper doet, net zoals vandaag Verilog schrijven, een simulator opstarten of place-and-route doen. Dat moet helemaal mainstream worden. En dan zul je echt de prestaties ontketenen, van de kleinste microcontroller tot de grootste SoC of chip.

Faché: Kosten zijn een grote factor waarvan ik aanneem dat ze zullen worden aangepakt. Maar er is een goede startbaan voor geavanceerde verpakkingen en 3D-IC. Misschien begon het met geheugen bovenop CPU's om afstanden te verkorten of vertragingen bij gegevensoverdracht te verminderen, maar er zijn veel meer toepassingen buiten het digitale domein. Als je denkt aan het op elkaar stapelen van RF en analoge circuits, sensoren en digitale inhoud, zijn er tal van toepassingen. Er is dus een goede toekomst voor geavanceerde verpakkingen en 3D-IC's. Natuurlijk legt het veel nadruk op de tools om dat ook te ondersteunen, en dit zijn zeer complexe ontwerpen. Als je denkt aan het silicium IP, de interconnects, de verpakking en het modelleren van alle effecten, inclusief thermische, parasitaire effecten, interconnects, zullen we de tools beschikbaar moeten stellen.

Sawicki: Dennard-schaling is dood. De wet van Moore is prima. Maar er is hier een interessante metafoor. Dus het hele aspect van het uitsterven van Dennard-schaling zette een lange tijd een premie op co-optimalisatie van ontwerptechnologie - manieren vinden om te optimaliseren hoe je transistorstapeling gaat doen, hoeveel sporen, hoe ga je deze apparaten plaatsen samen zodat u deze tool of dit proces kunt gebruiken dat u niet inherent betere prestaties geeft, en toch betere prestaties levert. Als je naar 3D gaat, moet je co-optimalisatie van het ontwerpsysteem hebben, en we moeten beginnen met het genereren van tools waarmee mensen hier in de planningsfase naar kunnen kijken. Hoe ga je je partitionering doen? Wat zijn de prestatie-implicaties van het hebben van de radio in één proces versus hoeveel geheugen je erop wilt zetten en die dingen samen wilt voegen? Ga je een siliciumsubstraat of een organisch substraat doen, want dat gaat een grote impact hebben op de kosten. Dat is een reeks tools die nieuw beginnen te ontstaan ​​in deze markt. Het gaat erom die beslissingen op architecturaal niveau te kunnen ondersteunen - nogmaals, omdat het allemaal teruggaat op wat de prestaties op systeemniveau zijn - die kunnen worden geleverd in de toepassingsruimte waar een bedrijf om geeft.

Devgan: 3D-IC zal alomtegenwoordig zijn, en het is een geweldige kans. We moeten nieuwe problemen oplossen, waaronder thermische effecten en elektromagnetische effecten. Het worden multi-technologie chips, en de interface IP tussen chiplets. Dit is wat we willen: grotere problemen worden ervoor betaald.